g iq uementp é dagog iq ue D o cu mentp é
publicité
Document pédagogique ECOLE POLYTECHNIQUE UNIVERSITAIRE DE MONTPELLIER Département Electronique, Robotique & Informatique Industrielle 3ème Année ANNEE 2010-2011 Initiation aux Circuits Intégrés Analogiques CMOS Support de cours et textes de TD Pascal Nouet, [email protected] http://www.lirmm.fr/~nouet/homepage/lecture_ressources.html ECOLE POLYTECHNIQUE UNIVERSITAIRE DE MONTPELLIER UNIVERSITE MONTPELLIER II SCIENCES ET TECHNIQUES DU LANGUEDOC Place Eugène Bataillon 34095 MONTPELLIER CEDEX 5 Tél. : 04 67 14 31 60 – Fax : 04 67 14 45 14 E-mail mail : [email protected] [email protected] Cours CIA - ERII3 - Chapitre I 01/02/2011 Contexte Objectifs du cours • PCB = carte électronique, circuit imprimé • Comprendre les bases indispensables pour la conception de circuits intégrés analogiques – Assemblage de composants individuels (fabriqués, triés, testés) – R, L, C, Transistors Bipolaires, Circuits Intégrés Standards, Circuits Intégrés Spécifiques – On peut réparer une carte (pas toujours vrai) – On utilise majoritairement des transistors bipolaires – – – – • ASIC = Application Specific Integrated Circuits • SOC = System On Chip – Assemblage et fabrication des composants en même temps • Transistors MOS complémentaires CMOS • Quelques R et C – des blocs entiers réutilisés (hiérarchie) – Coûts récurrents énormes Grands volumes, grand nombre de fonction – On ne peut pas réparer un Circuit Intégré !!! (presque vrai) • La conception doit-être robuste aux impondérables inévitables Les transistors MOS N et P en régime de saturation La polarisation et le dimensionnement Le comportement petit-signal Les structures élémentaires • Miroirs et sources de courant • Amplificateurs et charges actives • Montages en cascade ou cascode • Evaluation des connaissances – Dimensionner et polariser une petite structure par rapport à un cahier des charges – Déterminer ses performances à l’aide d’une étude petitsignal Plan du chapitre Polytech’Montpellier Département Electronique, Robotique & Informatique Industrielle 3ème Année • Rappels de physique du composant – Régimes de conduction pour l’analogique – Symboles et représentations – Modèles en grand signal • Etages de polarisation élémentaires Initiation aux Circuits Intégrés Analogiques CMOS Chapitre I – Le transistor MOS : un générateur de courant contrôlé en tension • Modèles petit-signal • Sensibilité à Vdd des structures de polarisation Pascal Nouet – 2010/2011 [email protected] Le transistor MOS : Condition de conduction • MOST à canal N Le transistor MOS : Condition de saturation • MOST à canal P Vdd N+ N+ N+ P+ • MOST à canal P Vg > Vtn > 0 P+ P+ N+ – Condition de conduction du MOS : – Vtn et Vtp sont différents N+ P+ P+ Puits N Vtp < 0 Je me souviens : Vd < Vdd+Vgs-Vtp Vg < Vdd+Vtp N+ Puits N Substrat P Vdd Vds > Vgs-Vtn Vg < Vdd+Vtp Vg >VV g=0 tn > 0 P+ • MOST à canal N Vdd Vgs > Vt Substrat P Vch = Veff = Vgs-Vtn Je me souviens : – Tension effective de grille : Veff – Tension de saturation du MOS : Vch = -Veff = Vgs-Vtp = Vgs − Vtn = Vgs − Vtp Vds > Veff 1 Cours CIA - ERII3 - Chapitre I 01/02/2011 Modèle simple du transistor MOS en régime de saturation Symbole • Le transistor MOS à canal N • Le transistor MOS à canal P Vdd • Le transistor MOS à canal N Vdd G Vgs > Vtn Source, S Drain, D Grille, G I dsat = D Saturation si Vds > Veff !!! Veff < Vgs !!! Je me souviens : – Il existe d’autres symboles tout aussi autorisés – Le drain et la source sont définis par la polarisation et donc le sens de conduction peut s’inverser – Le transistor MOS a quatre terminaisons électriques Prise en compte de la résistance de sortie Vgs > Vt µCox W 2 Veff avec Veff = Vgs − Vt 2 L Je me souviens : S Vds < -Veff < 0 G S • Conduction si Drain, D S Vgs< Vtp< 0 Vds > Veff S Grille, G Source, S Le transistor MOS à canal P D – La valeur du générateur de courant – Le générateur de courant n’est pas idéal – µn et µp sont différents Plan du chapitre Ids (A) • Rappels de physique du composant ∆Ids / ∆Vds = 0,61 µA/V Idsat = 122,5 µA µ nCox W 2 Veff [1 + λn (Vds - Veff )] 2 L µC W 2 I dsat = n ox Veff 2 L ∆I ds ∆Vds λn = ≅ 5.10 −3 V −1 I dsat I ds = Vgs = 1,5 V • Sensibilité à Vdd des structures de polarisation Polarisation du transistor MOS en régime de saturation • Polarisation par tension de grille et résistance Vdd Veff + Vt > Veff G D > Veff • Polarisation par source de courant et tension de grille VG ⇒ Veff Vdd R p ⋅ I dsat Veff + Vt • Modèles petit-signal Vds (V) Polarisation du transistor MOS en régime de saturation G – Polarisation par résistance – Polarisation en courant – Structures auto-polarisées Veff = 1 V NMOS W=20µm et L=10µm Rp • Etages de polarisation élémentaires D Rp R p ⋅ I dsat W L ⇒ Vds (> Veff ) choix I dsat ⇒ R p I dsat Veff + Vt S Vdd Rp > Veff G Veff + Vt S Rp R p ⋅ I dsat S Veff + Vt G > Veff W ⇒ VS L ⇒ R p I dsat et Vds S Veff + Vt Ip choix de Veff et de I dsat R p ⋅ I dsat G > Veff D D G W L VG ⇒ Veff Vdd Veff + Vt Ip Veff + Vt ⇒ VS ; G Vdd ⇒ I p , VG (choix de Veff ) Ip > Veff ⇒ VD Vdd Vdd Vdd G Ip I p ;Veff ⇒ W L ⇒ Vds min 2 Cours CIA - ERII3 - Chapitre I 01/02/2011 Polarisation du transistor MOS en régime de saturation Vdd • Auto-polarisation Vdd Vdd Vdd D1,2 D R D D Veff + Vt Choix de Veff et Idsat R Veff 2 + Vt Veff 2 + Vt R Vdd • Rappels de physique du composant Veff 1 + Vt Veff 1 + Vt Veff + Vt D3 – Veff, W/L et Idsat sont liés entre eux – De vérifier la cohérence finale (Vds > Veff) – Les potentiels des nœuds internes sont compris entre le potentiel le plus haut et le potentiel le plus bas D2 Veff 2 + Vt • Etages de polarisation élémentaires • Modèles petit-signal – NMOS en régime statique – PMOS en régime statique – Cas particulier du transistor auto-polarisé Veff 3 + Vt W ⇒ ,R L Je n’oublie pas : D1 Veff 1 + Vt Plan du chapitre • Sensibilité à Vdd des structures de polarisation Modèle petit-signal du transistor MOS en régime de saturation Modèle petit-signal du transistor MOS en régime de saturation • Transistor à canal N • Transistor à canal P G D I ds = S S µ nCox W 2 Veff [1 + λn (Vds - Veff )] 2 L • Effet d’une petite variation de Vgs gm = ∂I ds ∂Idsat W ≅ = µnCox Veff = gm ∂Vgs ∂Veff L S S G D I ds = 2 ⋅ I dsat Veff [ • Effet d’une petite variation de Vgs W gm = 2µnCox I dsat L • Effet d’une petite variation de Vds gm = ∂I ds ∂Idsat W ≅ = µ pCox Veff = gm ∂Vgs ∂Veff L gm = 2µ pCox vd gm.vgs vgs rds vgs MOS en régime de saturation : aide-mémoire • Cas particulier : transistor auto-polarisé • Modèle fort-signal D G S S vgs gm.vgs rds vs vs ids vds rds vds + gm ⋅ vds ≈ gm ⋅ vds rds 1/gm ids avec Veff = Vgs − Vt D PMOS • Modèle petit-signal ids vgs vd gm.vgs rds vgs vs Vds vd S G S vg vd ids = vds vd rds µCox W 2 Veff [1 + λ ( Vds - Veff )] 2 L Ids NMOS gm.vgs vg S D Ids D vgs I ds = S Veff + Vtp gm.vgs vg Modèle petit-signal du transistor MOS en régime de saturation vd W I dsat L vs ∂I ds 1 = gds = = λp .I dsat ∂Vds rds vs vg 2 ⋅ I dsat Veff • Effet d’une petite variation de Vds vg ∂I ds 1 = gds = = λn .I dsat ∂Vds rds Veff + Vtn ] µ p Cox W 2 Veff 1 + λp ( Vds - Veff ) 2 L NMOS gm.vgs vg PMOS vs gm = µCox vd rds = rds W 2.I Veff = dsat L Veff 1 λ ⋅ Idsat vs 3 Cours CIA - ERII3 - Chapitre I 01/02/2011 Stabilité des structures d’autopolarisation Plan du chapitre Vdd µn .Cox = 100µA/ V 2 ; µ p .Cox = 40µA/ V 2 ;Vtn = 0,7V ;Vtp = −0,8V • Rappels de physique du composant Vout • Etages de polarisation élémentaires I pp = µ pCox W • Modèles petit-signal ∂I p • Sensibilité à Vdd des structures auto-polarisées ∂Vdd – à base de transistor – Polarisation par résistance – Polarisation par source de courant 2 L (V dd −Vout − Vtp =? ) 2 I pn = µnCox W (Vout −Vtn )2 2 L I p = 100µA ; Vout = 2,5V ; Vdd = 5V I p (µA) 300 Ipn (W/L=0,62) Ipp (W/L=1,73 ; Vdd=5V) 250 Ipp (W/L=1,73 ; Vdd=6V) vdd 1 1 g mp ∂I p vout ∂Vdd = ip vdd = gmn ⋅ gmp 200 gmn + gmp 150 gmp ∂Vout vout = = ∂Vdd vdd gmn + gmp g mn 100 50 0 0 Stabilité des structures d’autopolarisation Vdd −Vout = Rp .I p Vout W Vout; I p ⇒ Rp ;Veff ; µC W I p = n ox Veff2 2 L L ∂I p ∂Vdd Vdd W L I p (µA) 3 µnCox W (Vout −Vt )2 2 L V −V Ids = I p + dd out Rg W L ∂I ds =? ∂Vdd Ids = Rg Ip Vout µC W 2 I p = n ox (Vdd − Rp I p −Vt ) 2 L =? 2 4 Vout (V ) 5 Stabilité des structures d’autopolarisation Vdd Rp 1 I p = 100µA ; Vout = 2,5V ; Vdd = 5V Vout; Ids ⇒ I p (µA) I p = 100µA ; Vout = 2,5V ; Vdd = 5V 160 200 180 140 160 vdd Rp 1 ∂I p ∂Vdd vout = ip vdd = gm 1 + g m Rp Rg 100 80 Droite de charge (Vdd=5V) 60 Droite de charge (Vdd=6V) 40 1 Idsat(W/L=0,62) 20 Idsat(W/L=2) 0 gm ∂I ds gm = = ∂Vdd vdd 1+ gm Rg ip 120 ∂Vout vout 1 = = ∂Vdd vdd 1+ gm Rp gm vdd 140 vout ∂Vout vout 1 = = ∂Vdd vdd 1 + gm Rg 120 100 80 60 In (W/L=0,62) Ip+I(Rg) ; Rg=100k 40 Ip+I(Rg) ; Rg=1MOhm 20 Ip+I(Rg) ; Rg=100k ; Vdd=6V 0 0 1 2 3 4 Vout (V ) Stabilité des structures d’autopolarisation V 5 0 1 2 3 4 Vout (V ) 5 Conclusion out 3 • Le transistor MOS utilisé en Analogique Vout 2 – Régime de fonctionnement saturé Idsat=f(Vgs) • Amplificateur de transconductance • Convertisseur tension-courant • Résistance de sortie Ids=Idsat.f(Vds) Vout1 Vdd Vdd Rp Vout1 Vout 2 W I out 3 Vdd L Ip Rg Vout 3 • Modèle petit-signal du MOS – Source de courant : ids=gm.vgs – Résistance de sortie : gds = λ.Idsat vg vgs vd gm.vgs rds vs • Stabilité des points de polarisation I out 2 I out1 – Bonne lors d’une polarisation en courant • Etude des sources de courant CMOS 4 Cours CIA - ERII3 - Chapitre II 01/02/2011 Introduction Polytech’Montpellier Département Electronique, Robotique & Informatique Industrielle 3ème Année • Qu’est-ce qu’une bonne source de courant ? • Un générateur délivrant un courant constant quelque soit : • La tension à ses bornes, – Résistance de sortie élevée – Dynamique de sortie élevée • La tension d’alimentation, • La température, … Initiation aux Circuits Intégrés Analogiques CMOS Chapitre II – Les sources de courant Pascal Nouet – 2010/2011 • Source de courant & CIA [email protected] – Elément de base à tout montage – Un étage de référence auto-polarisé et une ou plusieurs sorties obtenues par miroir de courant II - Les sources de courant Miroir de courant simple • Les miroirs de courant élémentaires – – – – – Iin Miroir de courant simple Miroir de courant à source dégénérée Miroir de courant cascode Miroir de courant Wilson Autres miroirs de courant élémentaires T1 IS T2 Vs • Polarisation en fort signal calcul de W/L – T2 doit agir en source de courant • Forte résistance de sortie – régime saturé • Plage de fonctionnement : Vds ≥ X => Veff ≤ X – T1 est saturé (Vgs = Vds) µC W 2 I dsat = n ox Veff = Iin • Courant de saturation : 2 L • Technologie utilisée W 2Iin ≥ calcul de W/L minimum L µ C X2 • Les sources de courant élémentaires • Un aperçu des sources de courant avancées n Miroir de courant simple : caractérisation de Rout Miroir de courant simple iS Iin T1 vgs2 IS T2 1/gm1 gm.vgs2 rds2 Ids (A) Effet de Idsat vs Iin Vs 8,00E+01 5,00E-01 T1 4,50E-01 7,00E+01 • Dynamique de sortie (W/L fixé) Vdsat = Veff = 2Iin µC W 2 ⇒ I S = Iin = I dsat = n ox Veff si VS > Vdsat µnCox W L 2 L rds y =(Mohms) 0,0044x – Effet d’une variation de tension de sortie vs 1 = rds2 = is λI dsat IS T2 Vs 4,00E-01 6,00E+01 3,50E-01 5,00E+01 3,00E-01 gds (µA/ V ) = 4,00E+01 2,50E-01 1 ≅ λ(V −1) ⋅ Idsat (µA) rds (MΩ) 2,00E-01 3,00E+01 • Analyse petit-signal ox gds (µA/V) Linéaire (gds (µA/V)) 1,50E-01 2,00E+01 1,00E-01 1,00E+01 5,00E-02 0,00E+00 0,00E+00 2,00E+01 4,00E+01 6,00E+01 8,00E+01 IIds (µA) 1,00E+02 ds (µA) Vds (V) 1 Cours CIA - ERII3 - Chapitre II 01/02/2011 Miroir de courant simple : caractérisation de Rout Miroir de courant simple : caractérisation de Rout Ids (A) Ids (A) Effet de la longueur Effet du rapport de dimensions Iin 1,20E+01 Iin IS 1,40E+01 IS 4,5 y = 0,093x + 2,718 rds (Mohms) T1 T2 Vs 4,0 T1 rds (Mohms) T2 Vs 3,5 1,00E+01 3,0 8,00E+00 2,5 2,0 6,00E+00 1,5 4,00E+00 rds ≅ 2,00E+00 Ve (V / µm) ⋅ L(µm) + r0 I dsat ( A) 1,0 0,5 0,00E+00 0,00E+00 0,0 2,00E+01 4,00E+01 6,00E+01 8,00E+01 1,00E+02 L (µm) 0 10 20 30 40 50 W/L Vds (V) Résistance de sortie du miroir de courant Vds (V) Miroir de courant à source dégénérée • Influence de Idsat iS – La résistance de sortie est divisée par 2 lorsque le courant double Iin IS T1 T2 Iin Vs • Influence des dimensions – La résistance de sortie est multipliée par 2 lorsque la longueur du transistor double (à W/L constant) • Modèles « concepteur » utilisés – Cas général rds α L rds ≅ 1/gm1 IS T2 Rs Rs Rs gm2.vgs2 rds2 vs vs2 Rs • T2 doit être saturé is 1 ∂I ds = = ≅ λ(V −1 ) ⋅ Idsat ( A) vs rds ∂Vds – Travail à longueur constante T1 vg2 I dsat = Ve (V / µm) ⋅ L(µm) + r0 I dsat ( A) µnCox W 2 Veff = Iin 2 L vS ≅ rds2 (1+ gm2 Rs ) is VS > RS Iin + Veff • Effet du 2nd ordre (substrat) ⇒ Miroir de courant à source dégénérée vS ≅ rds2 [1+ ( gm2 + gs )Rs ] is Miroir de courant cascode iS Effet de Rs Iin 25,0 T3 rout (MOhms) T1 20,0 50µA y = 0,9914x + 3,4627 IS VS 1/gm3 T4 T2 1/gm1 vg4 vg2 gm4.vgs4 vs4 rds4 gm2.vgs2 rds2 vs2 vs IS 15,0 T1 10,0 Rs 5,0 0,0 0 5 10 15 20 Rs(kΩ) 25 T2 Rs • T2 et T4 doivent être saturés Idsat = µnCox W 2 Veff = Iin 2 L I d1 = I d 2 = I d 3 = I d 4 = I in vS ≅ gm4rds2rds4 iS VS > Vtn + 2 ⋅Veff • Effet du 2nd ordre (substrat) ⇒ vS ≅ ( gm4 + gs 4 )rds2rds4 is 2 Cours CIA - ERII3 - Chapitre II 01/02/2011 Miroir de courant cascode Miroir de courant Wilson ix Ids (A) Effet de W/L Iin 800 1/gm3 IS T3 T1 200µA gm4.vgs4 rds4 vx gm1.vgs1 700 600 vgs4 T4 T2 rds1 1/gm2 vgs1 IS 500 T3 T4 T1 T2 400 rout (MOhms) 300 200 • T1 et T4 doivent être saturés µC W 2 I dsat = n ox Veff = Iin 2 L I d1 = I d 2 = I d 3 = I d 4 = I in vS ≅ gm4rds1rds4 is VS > Vtn + 2 ⋅Veff 100 1 W/L 100 10 ⇒ • Effet substrat 0 Vds (V) vS ≅ ( gm4 + g s 4 )rds1rds4 is Comparaison des résistances de sortie Miroir de courant Wilson R1,00E+10 out (Ω) Ids (A) Miroir simple SD1 1,00E+09 SD2 Effet de W/L 800 Cascode Wilson 1,00E+08 700 600 1,00E+07 500 1,00E+06 400 200µA IS rout (MOhms) 300 200 100 T3 T4 1,00E+05 T1 T2 1,00E+04 0 1 W/L 100 10 1,00E+03 0,00 Vds (V) 0,50 1,00 1,50 2,00 2,50 VS 3,50 (V ) 3,00 Miroirs de courant PMOS Miroirs non-symétriques • Toutes les structures étudiées ont une version PMOS • Les transistors de la branche de sortie ont un W/L différent des transistors de la branche de référence (en général X>1 pour amplifier le courant) • Les caractéristiques sont transposables facilement : Vsmax, rout Vdd T1 Vdd RS T2 IS T1 RS T2 T1 Iin Vdd T1 T2 T3 rout ≅ gmrdsrds Iin T4 IS Iin Iin T2 T3 T4 IS Iin rout ≅ rds Vdd • Etant donné que les Veff des transistors sont identiques, le courant de sortie est mis à l’échelle : I s ≅ X ⋅ Iin IS Iin T1 IS T2 1 : X rout ≅ rds Vs T3 T4 T1 T2 1 : X Iin IS rout ≅ gmrdsrds Vs IS T3 T4 T1 T2 Vs 1 : X rout ≅ gmrdsrds 3 Cours CIA - ERII3 - Chapitre II 01/02/2011 Miroirs à plusieurs sorties II - Les sources de courant • On peut créer autant de sorties que nécessaire à partir d’une seule branche de référence. • Les miroirs de courant élémentaires • Les sorties peuvent fournir des courants différents • Les sources de courant élémentaires – – – – – • Les résistances de sortie peuvent-être différentes VS2 IS2 W = nX L Iin W =n L VS2 IS1 IS2 W =n L W = nX L I S2 X ; VS 2 > Veff IS1 = Iin = VS1 > Veff I S2 X VS1 > 2.Veff +Vtn IS1 = Iin = VS1 W = nX L Iin VS1 IS1 W =n L W =n L VS 2 > 2.Veff +Vtn rout1 ≅ W =n L W =n L rout2 ≅ 1 1 rout1 ≅ ; rout2 ≅ λnIin λn X .Iin 2 Polarisation par résistance Polarisation par transistor Sensibilité à Vdd Sensibilité à la T° Sources avec sortie à Vdd • Un aperçu des sources de courant avancées Veffλn Iin 2 2 Veff λn2 X.Iin Source de courant idéale vs. réelle Polarisation par résistance IS Vdd • Source de courant NMOS ROUT I0 Rp Vdd Vout > Veff Iout Ibias T2 Vout Consommation ? T1 Polarisation par transistor Ibias Vout > Veff Ibias Iout T2 T1 V1 1 : X Vdd Vdd Tp Tp Rp Ibias Rp Iout T3 T4 T1 T2 1 : X T3 T4 T1 T2 Ibias > Vtn+2Veff Iout T3 T4 T1 T2 1 : X > Vtn+2Veff 1 : X IS Vdd Vdd Ibias Iout Etude de la sensibilité à Vdd • Source de courant NMOS Rp Tp Rp Rp Ibias – Dynamique de sortie Veff – Courant de sortie (Iout) W/L de T2 (T4) – X Courant de référence (Iin) W/L de T1 (T3), Rp VOUT Vmin V Vdd dd V1 1 : X Is Vdd Vdd Vdd Ibias > Vtn+2Veff Ibias Vdd ROUT I0 Vdd Iout T3 T4 T1 T2 > Vtn+2Veff Vout Consommation ? 1 : X – Dynamique de sortie Veff – Courant de sortie (Iout) W/L de T2 (T4) – X Courant de référence (Iin) W/L de T1 (T3), Tp Is VOUT Vmin Vout fixe 4 Cours CIA - ERII3 - Chapitre II 01/02/2011 Polarisation par résistance Polarisation par transistor vdd Vdd Rp Rp Vout=2V (>Veff1) 1/gm1 T2 v1 iout = g m 2 .v1 = g m 2 V1 = Veff 1 + Vtn I bias = gm2.v1 µ nCox W ⋅ ⋅V 2 L Vdd − V1 Rp = I bias rds2 vdd 1 + g m1R p V1 = Veff 1 + Vtn Vdd Rp I bias = I bias = µ n Cox W1 2 L1 µ p Cox W3 2 ⋅ iout = ibias = ⋅Veff2 1 L3 ( ⋅ Vdd − V1 − Vtp ) g m3 = 2 gm2.v1 v1 rds2 g m1 g m3 2I vdd ; g m1 = bias g m1 + g m3 Veff 1 2 I bias g g 2 I bias ⇒ m1 m 3 = Veff 3 g m1 + g m3 Veff 1 + Veff 3 ∆I out iout 2 ⋅Vdd v 2 ⋅ Vdd ∆V = = ⋅ dd = ⋅ dd I out I out Veff 1 + Veff 3 Vdd Veff 1 + Veff 3 Vdd Sensibilité à Vdd des miroirs élémentaires Iout (A) ∆I out ∆V = 1,21 ⋅ dd I out Vdd Vout=2V Vdd Rp Iout Ibias ⋅ I bias = I out (T1 = T2 ) Sensibilité à Vdd des miroirs élémentaires Iout (A) 1/gm1 V1 T1 ∆I out g m 2Vdd ∆Vdd = (1 + g m1R p )I out ⋅ Vdd I out I bias = I out (T1 = T2 ) iout T2 ∆I out iout g m 2Vdd v = = ⋅ dd I out I out (1 + g m1 R p )I out Vdd 2 eff 1 1/gm3 Iout Ibias V1 T1 Vout=2V (>Veff1) T3 iout Iout Ibias vdd Vdd ∆I out ∆V = 1,21 ⋅ dd I out Vdd Vout=2V Iout Ibias T2 T2 T1 T1 Vdd ∆I out ∆V = 2,77 ⋅ dd I out Vdd Vdd T3 Vout=2V T3 Vout=2V Iout T4 Iout Ibias ∆I out ∆V = 1,55 ⋅ dd I out Vdd Rp T2 T1 T2 T1 Vdd (V) Vdd (V) Sensibilité à Vdd Polarisation par résistance 1,50E+02 Iout (µA) • Une augmentation de température réduit le courant de saturation d’un transistor Miroir simple et résistance 1,40E+02 Miroir simple et transistor Cascode ou wilson et résistance 1,30E+02 I1,06E+02 out (µA) Cascode ou Wilson et transistor Vdd Rp Vout=2V (>Veff1) Iout Ibias T2 T1 1,04E+02 1,20E+02 Polarisation par résistance V1 1,02E+02 1,10E+02 1,00E+02 1,00E+02 9,80E+01 -0,08 %/°C 9,60E+01 9,00E+01 9,40E+01 8,00E+01 2,90 3,00 3,10 3,20 3,30 3,40 3,50 3,60 Vdd (V ) 3,70 9,20E+01 -40,00 -20,00 0,00 20,00 40,00 60,00 Temp .( °C ) 80,00 5 Cours CIA - ERII3 - Chapitre II 01/02/2011 Polarisation par résistance Polarisation par transistor • La valeur de la résistance augmente avec la température R = R (1 + TCR .T ) p Vdd Rp p0 Vout=2V (>Veff1) Vdd • NMOS et PMOS sont soumis au même phénomène T3 1,20E+02 I (µA) 1,15E+02 out Iout Ibias Résistance fixe 1,10E+02 T2 TCR=1e-3 /°C V1 T1 Vout=2V (>Veff1) Iout Ibias Iout (µA) T2 Polarisation par R constante Polarisation par R avec TCR=1e-3 /°C Polarisation par PMOS -0,2 %/°C 1,15E+02 V1 T1 1,10E+02 1,05E+02 1,05E+02 1,00E+02 1,00E+02 9,50E+01 -0,08 %/°C -0,08%/°C 9,00E+01 9,50E+01 -0,08 %/°C 9,00E+01 -0,157 %/°C 8,50E+01 -0,157 %/°C 8,50E+01 8,00E+01 -40,00 -20,00 0,00 20,00 40,00 60,00 8,00E+01 Temp 80,00.( °C ) -40,00 Sortie Cascode Vdd 20,00 40,00 60,00 Temp .( °C ) 80,00 • Les miroirs de courant élémentaires Rp Vout=2V T3 1,15E+02 out I (µA) 1,10E+02 Iout T4 Cascode avec R et TCR=1e-3 /°C Polarisation par R avec TCR=1e-3 /°C Cascode pplarisé par PMOS T1 • Les sources de courant élémentaires • Un aperçu des sources de courant avancées – Stabilité aux variations de la tension d’alimentation – Stable à Vdd et résistance de sortie élevée – Augmentation de la dynamique de sortie T2 0,036 %/°C Vdd Vdd T3 Rp 1,00E+02 9,50E+01 0,00 II - Les sources de courant • L’effet Cascode est bénéfique (CR) 1,05E+02 -20,00 Ibias -0,036 %/°C Iout T4 9,00E+01 Vout=2V T3 -0,157 %/°C T1 8,50E+01 -40,00 -20,00 0,00 20,00 40,00 60,00 T2 Temp .( °C ) 80,00 Source indépendante de Vdd Source indépendante de Vdd • Choisir un courant à fournir Ibias • Variantes et améliorations – Sortie à Vdd – Augmentation de la stabilité réduction des Vds – Réduction de la consommation V miroir non symétrique • Choisir le rapport de dimensions α – En général : un carré parfait W5 W =α ⋅ 4 L5 L4 • Ibias ne dépend pas de Vdd – Hypothèse : le courant est le même dans les deux branches (T1,T2) – Ibias est fonction de T4, T5 et R Vdd R T4 VB 2 L α −1 ⋅ 4 ⋅ µ p Cox R 2 W4 α + α 2 R Vdd T4 I bias = dd Ibias T2 T3 T5 Ibias Vout T2 Ibias VA T1 T8 I out T3 W5 W =α ⋅ 4 L5 L4 T4 R1 W2 W =α ⋅ 1 L2 L1 VD T3 VC T1 T5 VB Ibias T2 T6 10.Ibias Ibias VA T7 T1 6 Cours CIA - ERII3 - Chapitre II 01/02/2011 Augmentation de la dynamique de sortie Source indépendante de Vdd Vdd • Stabilité en Vdd • Principe R R, T4 et T5 imposent Ibias indépendant de Vdd T4 • Gestion de la consommation VD T3 Miroirs asymétriques VC • Adaptation à Vdd Ibias T3 et T6 peuvent-être supprimés • Augmentation de Rout Veff = V gs − Vtn Ibias T5 VB IS T3 R T6 VA T2 T1 T2c T1c T1 T7 Augmentation de la dynamique de sortie Compromis entre tension de sortie minimale et résistance de sortie élevée… Augmentation de la dynamique de sortie (variantes) W7 W = α ⋅ 6 (α > 1) L7 L6 R T9 Ibias Vdd=5V Vdd R Ibias VA Veff 6 = α ⋅Veff 7 VB T9 Ibias VA T3 VC T2 Ibias VC T3 T1 • Bilan • J’ai appris Miroir simple ±25% 625kΩ > 0,8V indépendante de Vdd ±2,3% 500kΩ > 0,9V indépendante de Vdd + Cascode ±0,02% 80MΩ > 1V ±9% 3,54MΩ > 0,3V ±2,25% 4,88MΩ > 0,3V indépendante de Vdd + Cascode large excursion Ibias Ibias VA T4 VC 10.Ibias T1 T5 T3 Fin du 2ème chapitre Plage de fonctionnement Ibias T9 Caractéristiques des sources de courant Résistance de sortie T81 T2 W1 W2 W3 W W = = = 4⋅ 5 = 4⋅ 9 L1 L2 L3 L5 L9 Sensibilité à Vdd T71 T61 VB T4 T5 T1 T5 T8 T8 Ibias Ibias T7 T6 T7 T6 Veff 6 = Veff 7 + VR avec VR = R ⋅ I bias T8 Ibias Ibias ⇒ Vd 3 ≥ 2.Veff ≈ 0 ,4V R Vdd VB ⇒ Vds2 = Vs 3 = R .I bias ≥ Veff T2 • Mise en œuvre : le miroir de courant cascode à large plage de fonctionnement T7 Vgs 3 = Vds1 + R .I bias − Vs 3 = Veff + Vtn Vs 10.Ibias Ibias T7c sortie Cascode Problème : dynamique de sortie T6 Vds1 = V gs1 = Veff + Vtn T2 7 Cours CIA - ERII3 - Chapitre III 01/02/2011 Amplificateurs CMOS élémentaires Polytech’Montpellier Département Electronique, Robotique & Informatique Industrielle 3ème Année • Amplificateur source commune – Polarisation par résistance – Polarisation par source de courant – Polarisation par miroir de courant • Amplificateur à drain commun (source suiveuse) Initiation aux Circuits Intégrés Analogiques CMOS • Amplificateur à grille commune Chapitre III – Etages Amplificateurs CMOS • Amplificateur différentiel Pascal Nouet – 2010/2011 [email protected] Amplificateur source commune Amplificateur source commune • Polarisation par résistance • Polarisation par source de courant idéale Vdd • Dimensionnement g1 R – Veff < Vout On choisit Vout # Vdd/2 Vin T1 Vout – Vin(dc) Veff1 W/L (choix de Ibias) – calcul de R (choix de Vout) Vin = Vdc + vin ≅ Veff + Vtn • Modèle petit-signal vin vin rds//R rdsp s1 vout Vdd Vdd d1 // T1 Vout Amplificateur source suiveuse ou drain commun • Polarisation par miroir de courant rdsn Vin – Gain, résistance d’entrée et résistance de sortie Amplificateur source commune gm.vin Ibias • Polarisation statique s1 vin vout • Modèle petit-signal vout g1 Vdd – Vin > Vtn ; Vin-Vtn = Veff < Vout ; Vout # Vdd/2 – Calcul de W/L d1 gm1.vin rds s1 – Gain, résistance d’entrée et résistance de sortie g1 d1 gm1.vin T3 Vin T2 Le choix judicieux de Ibias et des tailles de transistor permet de saturer tous les transistors. On peut alors représenter le schéma petit-signal équivalent. T1 Ibias Ibias Vin T1 • Polarisation statique – Vin > Vtn ; Vin-Vtn = Veff < Vout ; Vout#Vdd/2 – Calcul de W/L et de R • Modèle petit-signal – Gain, résistance d’entrée et résistance de sortie Vout vin T3 T2 Vout Vgs1 = Vin − Vout gm1.vgs1 vgs1 rds1 gm2.vgs2 rds2 vgs2=0 vout vout = (rds1 // rds 2 ) × g m1 ⋅ vgs1 rds1 // rds 2 = 1 1 = 1 1 g ds1 + g ds 2 + rds1 rds 2 Av = vout g m1 = vin g ds1 + g ds 2 + g m1 1 Cours CIA - ERII3 - Chapitre III 01/02/2011 Amplificateur à grille commune Le choix judicieux de Vbias, Ibias et des tailles de transistor permet de saturer tous les transistors. On peut alors représenter le schéma petit-signal équivalent. rds2 Vdd T2 T3 Ibias T1 Vbias Amplificateur différentiel Vout gm1.vgs1 vgs1 Vin v gs1 = −vin rds1 vout vin g ds 2 ⋅ vout + g ds1 ⋅ (vout − vin ) − g m1 ⋅ vin = 0 ( g ds1 + g ds 2 ) ⋅ vout = ( g ds1 + g m1 ) ⋅ vin Av = Vdd • Dimensionnement V+=V-=Vmc T3 T4 Id1 Id2 • Choix du courant : Ibias source de courant • Choix de la charge active Vout=Vdd-(Veff3+|Vtp|) V+ T1 T2 Ibias • Choix de la paire différentielle impact sur le gain vout g m1 + g ds1 = vin g ds1 + g ds 2 Vout V- • Paire différentielle PMOS ? r 2 Rin = ds2 ≅ Av g m1 Résistance d’entrée ? Gain en tension (1/2) Gain en tension (2/2) Vdd Id1 V+ Id2 T1 id1 V- T2 gm4.vgs4 T4 T3 id2 Modèle petit-signal Modèle petit-signal gm2.v- gm1.v+ Id1 Id2 I bias 2 v V+ = Vmc + in 2 vin V− = Vmc − 2 vin = V+ − V− I d1 = I d 2 = id 1 = g m1 ⋅ v+ = g m1 ⋅ id 2 = g m 2 ⋅ v− = − g m 2 ⋅ Ibias Id4 Id1 Vgs4 vin 2 T2 v gs 4 = 1/gm3 Vout rds1 gm1.v+ rds4 ix3 rout = rds 2 // rds 4 i x = i x1 + i x 2 + i x 3 id 1 g ⋅i ⇒ id 4 = g m 4 ⋅ v gs 4 = m 4 d 1 ≅ −id 2 g m3 g m3 gm2.v- rds2 Vx gds2 = 1 I ≅ λn I ds2 = λn bias rds2 2 gds4 = ⇒ v gs 4 = − Veff 2 = T4 T3 I 1 ≅ λp I ds4 = λp bias rds4 2 I I gm1,2 = 2 ⋅ ds1, 2 = bias Veff 1, 2 Veff 2 v v = x + x rds 4 rds 2 ix 2 avec g m 3 = g m 4 ⇒ i x 3 = − g m 4 ⋅ vgs 4 = ix 2 g m3 v vx v v i x = ix1 + i x 2 + ix 3 = x + 2 ⋅ ≅ x + x rds 4 rds1 + rds 2 + 1 / g m 3 rds 4 rds 2 Vdd vout g m1 = g m1 ⋅ rout = vin g ds 2 + g ds4 ix1 V- Ibias vin = −id 2 2 vout = rout ⋅ (id 4 − id 2 ) = g m1 ⋅ rout ⋅ vin ix2 Id2 id 1 = g m1 ⋅ v+ = g m1 ⋅ Vout gm2.v- gm1.v+ Gain en tension : influence des dimensions gm4.vgs4 T4 V- T2 g m1 = g m 2 Vdd T3 T1 vin 2 Gain en tension : calcul de rout T1 id2 Avec rds ∞ V+ rout id4 id1 Vout Ibias V+ vgs4 1/gm3 VB V+ T1 VA T2 V- Vout Ibias vout g m1 2 = = vin g ds 2 + g ds4 (λn + λ p ) ⋅ Veff 2 2 µ n Cox 2 I ds 2 L2 v ⇒ out = µ nCox W2 vin (λn + λ p ) ⋅ I ds 2 * W2 L2 2 Travaux Dirigés d’Initiation aux Circuits Intégrés Analogiques Les caractéristiques suivantes seront utilisées sauf en cas d’indication contraire : µn.Cox = 100 µA/V2 ; µp.Cox = 40 µA/V2 ; Vtn = 0,7 V ; Vtp = -0,8 V ; Vdd = 5 V I. Polarisation et dimensionnement a. Exercice n°1 Les schémas ci-dessous sont-ils bien polarisés (transistors saturés) ? Lorsque c’est le cas, calculer les grandeurs manquantes (tension de sortie, courant de polarisation, rapport W/L des transistors, valeur des résistances…). Vdd Vdd 4V 10kΩ 10kΩ G Vdd Vdd Vdd 100µA 4V 4,1V W L Rp 2V = 10 4V G 3V Vdd Vdd 3V 10kΩ Rp 1,2V Vdd 100µA 4V 2V Vdd 100 µA Vdd Vdd 33kΩ 2,5V S 2V 100 µA W 2V L =2 250kΩ I p = 100 µA b. Exercice n°2 Pour chacun des schémas ci-dessous, calculer les grandeurs demandées. On négligera les effets de la polarisation du substrat et de la résistance de sortie des transistors. Vdd Vdd Ip 4V W Vdd 200µA W L Vdd Vdd Ip W L L T1 =5 10µA 3,3V 2V 10µA S1 10kΩ R Vs T2 32kΩ 2,4V W L Ip = = W L R= = W 12kΩ Ip = W L T1 ,T2 VS1 = = W =5 W W Vs = L =5 L L =5 V1 = V2 = V3 = L =5 c. Exercice n°3 Dimensionner les trois structures ci-contre de façon à ce que la tension de sortie soit de 1,7V avec une consommation de courant de 10µA. On considèrera Rg=1MΩ. En vous aidant de la représentation petit signal de ces montages, déterminer la sensibilité relative de la tension de sortie et du courant consommé à une variation de tension d’alimentation. Renouveler cette étude avec un dimensionnement permettant d’obtenir 0,8V en sortie de chacun des montages. Vdd Vdd Vout1 Rp Vout 2 Ip Rg Vout 3 Vdd d. Exercice n°4 Pour chacun des trois schémas ci-contre, dimensionner les composants (W/L des transistors et valeur de la résistance) de façon à ce que chacun des montages délivre deux tensions de 1V et 3,2V avec une consommation de 50 µW. Vdd Vdd T1 Vdd T1 S1 R S1 T2 S1 T2 S2 T1 S2 T3 S2 T3 T2 e. Structure auto-polarisée insensible à Vdd Soit le schéma ci-dessous destiné à fournir une tension VA indépendante de Vdd. On considère λ=0, T1, T2 forme un miroir de courant qui impose Ids1=Ids2. Sachant que l’on souhaite utiliser un courant de polarisation de 10 µA, • • Calculez le rapport de dimensions de T4 de façon à avoir VB=3,2V. Etablir la relation entre Vgs4, Vgs3 et la chute de tension aux bornes de R. Dans le cas où T3 a un rapport de dimensions 4 fois plus élevé que T4, calculez R. • Calculez les dimensions de T1 et T2 pour que VA=0,9V. • Que se passe-t-il lorsque la tension d’alimentation diminue ? Quelle est la plus petite valeur de Vdd pour laquelle le montage fonctionne encore ? Que valent alors les courants I1 et I2 ? • Calculer la transconductance de chacun des transistors (pour Vdd=5V) Pour la suite du problème, on posera WL 3 = K WL 4 ( ) ( ) β3 = µ pCox W Exprimez Veff3 en fonction de Ids et • • • Faites de même pour Veff4 puis démontrez que Ids ne dépend que de β3, R et K. Montrez alors que les transconductances des transistors ne dépendent pas de Vdd. On considère maintenant λ≠0. En supposant rds >> 1 g m , faites un schéma petit- 2 L Vdd R T4 T3 VB Ib Ib • T3 VA T2 T1 signal du montage pour étudier la sensibilité de Ids et de VA à Vdd. II. Miroirs de courant a. Exercice n°1 On utilise la technologie suivante : µn.Cox = 120 µA/V2 ; Vtn = 0,5 V ; λ=0,005 V-1 Pour les applications numériques, on prendra Iin=120µA. Pour chacun des montages ci-dessous : • En négligeant l’effet de la résistance de sortie de l’étage, déterminer le rapport W/L afin que le courant de sortie soit égal à Iin quel que soit VS compris entre 1V et 3,3V. • Démontrez à partir d’une analyse petit-signal, l’expression de la résistance de sortie de chacun des montages. Estimer la variation de courant de sortie (IS) lorsque VS varie de 1 à 3,3 V. Iin Iin T1 IS T2 T1 Vs Rs Iin IS T2 Rs Vs Iin IS T3 T4 T1 T2 Vs IS T3 T4 T1 T2 Vs III. Sources de courant élémentaires Vdd a. Exercice n°1 On souhaite utiliser le montage ci-contre de façon à ce que le courant dans la charge RL soit égal à 100 µA quelle que soit la valeur de la résistance RL dans la gamme [0 ; 30kΩ]. Déterminer la gamme admissible pour la tension VA. Choisir VA au centre de celle-ci. Sachant que l’on souhaite Ip=10µA, calculez la valeur de Rp et les dimensions des transistors T1 et T2. Que devient le courant dans la charge si Vdd augmente de 10% ? VA T1 IL IP RL Rp Sachant que λp=0,01 V-1, tracer la variation du courant dans la charge en fonction de RL. b. Exercice n°2 On utilise le schéma n°1 ci-dessous, pour réaliser une source de courant. 1°) Déterminer la tension effective de grille (Veff) et le W/L de chacun des transistors de façon à ce que le miroir de courant délivre 8µA pour toute valeur de Vs inférieure à 3,9 Volts. Calculez la valeur de la résistance R1. 2°) Calculez la résistance de sortie de la source de courant. On négligera l’effet substrat. 3°) Redimensionner la structure pour obtenir un courant de sortie de 100 µA en changeant le W/L de T3 et T4. Que devient la résistance de sortie de la source de courant ? 4°) Que devient le courant de sortie si Vdd augmente de 10% ? Vdd T1 Vdd T1 T3 Vdd Vdd R1 T3 IS T3 T4 T2 R1 IS Vs T2 T5 µ nCox = 100µA / V 2 ; µ p Cox = T4 IS T4 Vs T1 Vs T2 R1 IS T3 R2 T1 T2 Vs T2 µ n Cox L( µm) ; λn = 0,01V −1 ; rdsp (Ω) = 3 ⋅10 4 ⋅ ;Vtn = Vtp = 0,7V 2,5 I ds (mA) c. Exercice n°3 On remplace la résistance R1 par le transistor T5 (schéma n°2). 1°) Déterminer la tension effective de grille (Veff=Vgs-Vtn) nécessaire pour conserver les mêmes conditions de polarisation (8 µA dans la branche composée de T1, T2 et T5). En déduire le W/L de T5. 2°) Proposer une solution permettant de réduire la surface de la source de courant en remplaçant la résistance R1 ou le transistor T5 par deux transistors. Donner le W/L de chacun de ces transistors. d. Exercice n°4 On utilise le schéma n°3 ci-dessus, pour réaliser un miroir de courant délivrant 100µA de courant de sortie avec Vdd=5V. 1°) Déterminer la tension effective de grille (Veff=Vgs-Vtn) et le W/L de chacun des transistors de façon à ce que le miroir de courant ait une limite basse de fonctionnement à Vs=1,1Volt. Calculez la valeur de la résistance R1. 2°) Calculez la résistance de sortie du miroir de courant. On négligera l’effet substrat. e. Exercice n°5 On remplace le transistor T4 par la résistance R2 afin d’élargir la plage de fonctionnement du miroir de courant en conservant le même courant (schéma n°4). 1°) Déterminer la tension effective de grille (Veff=Vgs-Vtn) et le W/L de chacun des transistors de façon à ce que le miroir de courant ait une limite de fonctionnement à Vs=0,6 Volt. Calculez la valeur des résistances R1 et R2. 2°) On multiplie le W/L des transistors T2 et T3 par 5 en conservant R1, R2 et T1 à l’identique. Calculer le courant de sortie et la résistance de sortie du miroir de courant. Quel est l’intérêt de cette modification ? f. Exercice n°6 Vdd On utilise le schéma ci-contre pour réaliser une source de courant. 1°) Calculer le rapport W/L des transistors T1 et T2 de façon à ce que la tension effective des deux transistors soit égale à 0,2 Volt. Calculer la valeur de la résistance Rp. T1 T3 2°) Calculer les dimensions des transistors T3 et T4 de façon à ce que le courant de sortie soit égal à 100µA. Faire le schéma petit-signal de la source de courant correspondant à une variation de la tension de sortie Vs (schéma n°1 au dos). En déduire la résistance de sortie Rout de la source de courant. Calculer la gamme de tension de sortie qui permet un fonctionnement correct de la source de courant (T3 et T4 saturés). T2 T4 Rp Vs g. Sensibilité à Vdd des sources de courant élémentaires On utilise une technologie ayant les caractéristiques suivantes : µn.Cox = 140 µA/V2 ; Vtn = 0,5 V ; λn=0,005 V-1 µp.Cox = 50 µA/V2 ; Vtp = -0,7 V ; λp=0,003 V-1 Pour chaque source de courant composée de transistors identiques : • • • En négligeant l’effet de la résistance de sortie de l’étage, calculez les dimensions des composants afin que le courant de sortie soit égal à 100µA quel que soit VS compris entre 1V et 3,3V (On prendra Vdd=3,3V). Calculez la résistance de sortie du montage. Donnez le schéma petit-signal de chaque montage pour Vs constant et supérieur à 1V dans le cas d’une variation de Vdd. En déduire la variation relative du courant de sortie obtenue pour une variation de ±10% de la tension d’alimentation. VS T2 T1 Iout Ibias Iout Ibias V1 T3 T4 T1 T2 Ibias VS T4 T1 T2 VS Ibias Iout T2 T1 V1 Rp Ibias VS Vdd Vdd Tp Tp Iout T3 Vdd Vdd Vdd V dd Ibias Rp Rp Rp Rp Vdd Vdd Vdd Ibias Tp Rp Iout T3 T4 T1 T2 Ibias VS Ibias Iout T3 T4 T1 T2 VS IV. Amplificateurs à un transistor a. Exercice n°1 Soit la source de courant à forte résistance de sortie représentée ci-dessous (transistors M1 et M2 sur schéma n°1). Sachant que les deux transistors ont les mêmes dimensions (même rapport W/L) et que l’on souhaite un courant de 100 µA dans la résistance de charge, Rout, déterminez : • • • le rapport W/L des deux transistors, la valeur maximale admissible pour la résistance Rout, la résistance de sortie de la source de courant. IS 10 µA b. Exercice n°2 Soit l’amplificateur de tension représenté ci-dessous (schéma n°2). Sachant que Rp est grand devant la résistance drain-source du transistor M3, calculez : • • le rapport W/L du transistor de façon à ce que sa transconductance soit égale à 1mA/V, faire le schéma petit-signal du montage puis en déduire : o la résistance de sortie de l’amplificateur, o le gain en tension obtenu pour une petite variation de Vin, o la bande passante de l’amplificateur si une charge de 100pF est connectée en sortie de l’amplificateur. Vb1=4,1V Vb2=3,9V Vdd Vdd Vdd 100µA M1 M6 M1 M4 Rp M5 M2 M2 Vin M3 Rout Vout 10µA 10µA Vin M3 Vout c. Exercice n°3 Soit l’amplificateur de tension représenté ci-dessus (schéma n°3), calculez : • • • • d. les dimensions (rapport W/L) de M4, M5 et M6 permettant d’obtenir les mêmes tensions de grille pour M1 et M2 que sur le schéma n°1, les dimensions de M1 et M2 donnant un courant de saturation de 100µA pour M1 et M2, quel est le rôle de M5 ? Vdd sachant que Veff3=0,1V, calculez le gain de l’amplificateur Exercice n°4 On utilise la source de courant de l’exercice n°1 pour réaliser les deux montages ci-contre. 1°) Pour chacun des montages : • • • T1 T3 T2 T4 10 µA Calculez le W/L du transistor T5, de façon à avoir un Veff de 0,2 Volts. Tracer l’allure de Vs lorsque Vin varie de 0 à 5V. Estimez sans calcul la gamme de tension d’entrée acceptable. 2°) Pour chacun des montages, on se place dans le cas ou la tension d’entrée est satisfaisante. Dessinez le schéma petit-signal permettant de calculer la variation de Vs induite par une petite variation de Vin. En déduire : • l’expression du rapport Vs/Vin pour une petite variation de Vin • la résistance de sortie Rout du montage. Rp Vin T5 Vs1 Vdd T1 T3 T2 T4 10µA V. Problème Rp Vin La technologie utilisée a les caractéristiques suivantes : Vdd • Tension d’alimentation : Vdd = 3,3V • MOS à canal P : µ p.Cox = 50 µA/V2 ; Vtp = -0,7 V ; λp = 0,0125 V-1 • MOS à canal N : µ n.Cox = 125 µA/V2 ; Vtn = 0,5 V ; λn = 0,008 V-1 T3 On étudie le schéma ci-contre avec T2 et T3 identiques, Vin=0,7V, Ibias=50µA et Veff3=0,5V. Ibias Calculez les dimensions des transistors (W/L). Donnez ensuite au dos de la feuille le schéma Vin petit-signal du montage pour une petite variation de Vin. En déduire la résistance de sortie petit-signal du montage et l’expression du gain. Calculez le gain. Donnez la plage de fonctionnement du montage en sortie. En dehors de cette plage, le schéma petit-signal ne sera plus valable. Proposer un montage équivalent à celui-ci ou vous remplacerez la source de courant idéale par une source CMOS. Dimensionnez les composants ajoutés et mentionnez les valeurs et dimensions sur le schéma… T5 Vs2 T2 T1 Vout
