INSTITUT NATIONAL POLYTECHNIQUE DE GRENOBLE T H E S E

INSTITUT NATIONAL POLYTECHNIQUE DE GRENOBLE
N° attribué par la bibliothèque
|__/__/__/__/__/__/__/__/__/__|
T H E S E
pour obtenir le grade de
DOCTEUR DE l’INPG
Spécialité : Microélectronique
préparée au laboratoire TIMA dans le cadre de
l’Ecole Doctorale d’« Electronique, Electrotechnique, Automatique,
Télécommunications, Signal »
présentée et soutenue publiquement
par
Emmanuel ALLIER
Le 27 novembre 2003
Titre :
INTERFACE ANALOGIQUE NUMERIQUE ASYNCHRONE :
UNE NOUVELLE CLASSE DE CONVERTISSEURS
BASES SUR LA
QUANTIFICATION DU TEMPS
__________________________
Directeur de Thèse : Marc RENAUDIN
Codirecteur : Gilles SICARD
__________________________
JURY
M. Gérard BOUVIER , Président
M. Patrick LOUMEAU , Rapporteur
M. Richard KIELBASA , Rapporteur
M. Marc RENAUDIN , Directeur de thèse
M. Gilles SICARD , Co-directeur de thèse
M. Pascal FOUILLAT , Examinateur
M. Patrice SENN , Invité

Emmanuel Allier / INPG / Laboratoire TIMA / groupe « Concurrent Integrated Systems » 1
Résumé
Ce travail de thèse s’intègre dans le cadre du développement de nouvelles approches
de conception afin de réduire de manière significative la consommation électrique des
Systèmes sur Puces (SoCs) ou des Objets Communicants. Le but est d’obtenir des
systèmes uniquement contrôlés par les événements contenus dans le signal utile. Dans
ce contexte, ce travail est focalisé sur un bloc critique dans de telles chaînes de
traitement du signal : le Convertisseur Analogique Numérique (CAN). Il est donc
décrit une nouvelle famille de CANs, mettant en œuvre un échantillonnage irrégulier
dans le temps du signal analogique (échantillonnage par traversées de niveaux) et une
implémentation asynchrone (pas d’horloge globale). Cette approche rend les
caractéristiques de ces CANs duales par rapport à celles des CANs de Nyquist
classiques : il y a échantillonnage en amplitude et quantification en temps. La théorie
associée a conduit à développer une méthodologie de conception propre à ces
convertisseurs. Connaissant les caractéristiques spectrales et statistiques du signal
analogique, elle permet de déterminer les paramètres de conception optimaux du CAN
afin de réduire le matériel mis en œuvre, son activité, et donc sa consommation
électrique. Cette méthode a été utilisée pour la conception de CANs, en technologie
CMOS standard 0,18µm. Les simulations électriques ont prouvé que leur Facteur de
Mérite (FoM) atteint un ordre de grandeur de plus par rapport à celui des CANs de
Nyquist actuels. L’étude de systèmes complets intégrant capteur, conversion
analogique numérique et traitement numérique selon cette même méthode, utilisant
simultanément de l’«asynchronisme» pour l’échantillonnage et l’implémentation
matérielle, permet d’affirmer que des perspectives très intéressantes peuvent être
espérées quant à la réduction de la dissipation d’énergie dans les SoCs.
Mots Clés : Convertisseurs Analogiques Numériques (CANs), Conception Asyn-
chrone, Echantillonnage irrégulier, Conception analogique, Facteur de Mérite (FoM).

Emmanuel Allier / INPG / Laboratoire TIMA / groupe « Concurrent Integrated Systems »
2
Abstract
This PhD thesis deals with the development of a new design approach in order to
reduce significantly the power consumption of Systems on Chips (SoCs) and
Communicating Objects. The goal is to obtain systems only driven by the events
contained in the useful signal. In this context, this work is focused on a critical block
in such signal processing chains: the Analog to Digital Converter (ADC). Thus, a new
family of CANs is described, using both an irregular sampling in time of the analog
signal (level crossing sampling) and an asynchronous design (no global clock). This
approach places the characteristics of these CANs as the dual case of those of usual
Nyquist converters: there is a sampling in amplitude and and quantization in time. The
associated theory leads to the development of a general methodology of these
converters. Knowing the spectral and statistical characteristics of the analog signal, it
allows the designer to determine the optimal design parameters of the ADC, in order to
reduce the hardware, its activity and so the power dissipation and the electromagnetic
emissions. This method has been used for the design of ADCs, in a CMOS 0,18µm
standard technology. The electrical simulations have proved that their Figure of Merit
(FoM) is improved by one order of magnitude compared to state-of-the-art Nyquist
ADCs. The study of complete systems integrating sensor, analog to digital conversion,
and digital processing according to this same method, using asynchronism for the
sampling scheme and the design, allows us to affirm that very interesting prospects can
be hoped as for the reduction of the power dissipation in SoCs.
Key Words : Analog to Digital Converters (ADCs), Asynchronous Design, Irregular
Sampling, Analog Design, Figure of Merit (FoM).

Remerciements
Emmanuel Allier / INPG / Laboratoire TIMA / groupe « Concurrent Integrated Systems »
3
Remerciements
Ces travaux de cette thèse ont été réalisés au laboratoire des Techniques de
l’Informatique et de la Microélectronique pour l’Architecture des ordinateurs (TIMA),
sur le site Viallet de l’Institut National Polytechnique de Grenoble (INPG). Je remer-
cie son directeur, Bernard Courtois, pour son accueil au sein de ce laboratoire.
Je remercie Marc Renaudin, mon directeur de thèse, Professeur à l’Ecole Nationale
Supérieure d’Electronique et de Radioélectricité de Grenoble (ENSERG), et responsa-
ble du groupe Concurrent Integrated Systems (CIS), de m’avoir accepté au sein de son
groupe de recherche, de m’avoir accordé sa confiance et de m’avoir fait partagé sa
passion pour les circuits asynchrones. Ces trois années ont été très enrichissantes sur le
plan technique et sur le plan humain.
Je remercie également Gilles Sicard, mon co-directeur de thèse, Maître de Conférence
à l’Université Joseph Fourier (UJF), et Laurent Fesquet, Maître de Conférence EN-
SERG, pour leur disponibilité, leur esprit critique, et leurs éclairages techniques pen-
dant ces trois années.
Je remercie Patrick Loumeau, Maître de Conférence à l’Ecole Nationale Supérieure
des Télécom (ENST) de Paris, et Richard Kielbasa, Professeur à l’Ecole Supérieure
d’Electricité (Supelec), d’avoir accepté d’être les rapporteurs de mes travaux de thèse.
Je remercie également Pascal Fouillat, Professeur à l’Ecole Nationale Supérieure
d’Electronique, Informatique et Radiocommunications (ENSEIRB) de Bordeaux,
d’avoir participé à mon jury de thèse. Je remercie Patrice Senn, responsable du labora-
toire DIH/OCF de France Télécom R&D Grenoble, de l’intérêt qu’il a porté pour ces
travaux, et je regrette vivement qu’il n’ai pu assister à ma soutenance. J’adresse enfin
mes remerciements à Gérard Bouvier, Professeur à l’ENSERG d’avoir présidé mon ju-
ry de thèse.
Je remercie Fabien Aeschlimann, doctorant du groupe CIS pour nos nombreuses dis-
cussions et son aide sur l’échantillonnage généralisé. Je lui souhaite bonne chance
pour ses travaux de recherche sur les aspects traitement du signal associé à cette nou-
velle classe de convertisseurs analogiques numériques.
Je remercie Alexandre Chagoya pour son extrême gentillesse, Bernard Bosc, Robin
Rolland et plus généralement tout le personnel du CIME.
Je remercie également tout le personnel du TIMA et du CMP pour les formidables an-
nées passées ici.