TP de Physique des Composants
publicité
Département Micro-électronique et télécommunications Deuxième année – 2003/2004 TP de Physique des Composants Sandrine BERNARDINI Pascal MASSON Bruno IMBERT Ecole Polytechnique Universitaire de Marseille Laboratoire Matériaux et Micro-électronique de Provence (L2MP) 2 Table des matières Valeurs des constantes .......................................................................................... 5 TP NO1 : Le transistor bipolaire........................................................................... 7 TP NO 2 : La conductance ...................................................................................... 9 TP NO 3 : Le transistor MOS ............................................................................... 19 TP NO 4 : Courants dans une jonction PN polarisée....................................... 23 TP NO 5 : La capacité MOS.................................................................................. 25 TP NO 6 : Diode en commutation de l’état passant à l’état bloqué. Charges stockées. Temps de recouvrement inverse ......................................................... 27 TP NO 7 : Capacité d’une jonction PN polarisée en inverse ........................... 29 ANNEXE 1 : Nombre de Gummel ................................. Erreur ! Signet non défini. ANNEXE 2 : Temps de recouvrement inverse des diodes ................................ 31 3 4 Valeurs des constantes Les constantes à utiliser à température ambiante, T = 300 K, au cours de ces TP sont : La charge d’un trou q = 1.61019 C Permittivité du vide 0 = 8.851012 Fm1 Permittivité du silicium Si = 11.9 0 Permittivité de l’oxyde de silicium ox = 3.9 0 Constante de Planck h = 6.6261034 Js Constante de Boltzmann k = 1.3811023 JK1 Masse de l’électron M0 = 0.9111030 Kg Largeur de la bande interdite EG = 1.12 eV Concentration intrinsèque de porteurs ni = 1.171010 cm3 Densité effective d’état dans la bande de valence NV = 1.041019 cm3 du silicium. 5 6 TP NO1 : Le transistor bipolaire Le but de ce TP est de tracer et d’exploiter les caractéristiques statiques d’un transistor bipolaire de type NPN. I: Introduction Les différentes manipulations sont gérées par ordinateur, sous environnement HPVee. Les calculs et le tracé des différentes courbes se font à l’aide du logiciel Excel. Le Coefficient de diffusion dans la base, DB, est égal à 20 cm2s1. II : Théorie Co nsidérons le montage de polarisation du transistor en émetteur commun (c.f. Figure (I.1)). IC VCC Figure I.1 : Schéma électrique du transistor bipolaire en émetteur commun RC R RB IB Ve (t) B C E Vs (t) II.1. Rappeler les trois états de fonctionnement du transistor. II.2. Tracer la caractéristique statique d’entrée du transistor IB(VBE). II.3. Tracer les caractéristiques statiques de sortie du transistor IC(VCE) pour différentes valeurs de IB. II.4. Ecrire l’équation de la droite de charge du circuit (i.e IC en fonction de VCE). Donner l’allure de la caractéristique statique de sortie du transistor et y placer la droite de charge en repérant les points caractéristiques de fonctionnement (bloqué et saturé). III : Manipulation III.1. Mesure des capacités CBE et CBC : En prenant garde aux polarisations des jonctions, mesurer, à l’aide du capacimètre, la valeur de : La capacité de la jonction Base/Emetteur non polarisée, CBE. La capacité de la jonction Collecteur/Base, polarisée en inverse ( 9.9 V), CCB. 7 Connaissant les valeurs des surfaces des jonctions : ABE = 5104 cm2 et ACB = 1103 cm2, déterminer les valeurs de WBE et WCB correspondant aux largeurs des régions désertées des jonctions B/E et C/B ainsi polarisées. En déduire le dopage du collecteur en précisant les hypothèses formulées. (On rappel que dans le silicium la tension de seuil d’une jonction PN est Vb = 0.6 V). III.2. Etude de la caractéristique d’entrée IB(VBE) III.2.a. Mesurer la variation du courant de base IB en fonction de la tension VBE. Tracer les graphes IB(VBE) et log(IB(VBE)). Reconnaître les différentes régions de fonctionnement de la diode B/E, puis expliquer l’origine de chacune d’elles. III.2.b. Montrer que lorsque la polarisation VBE est suffisamment grande le courant IB est donné par l’expression (III.1), où par définition correspond au facteur d’idéalité d’une diode (1<<2). qV I B I s exp BE kT (III.1) III.2.c. Déterminer les valeurs des courants de saturation IS et des coefficients d’idéalité de la diode . III.2.d. Connaissant la valeur de WBE (question (III.1)) et celle du courant de saturation de la base dans la région de très faible injection, calculer la durée de vie des porteurs dans la région désertée de la jonction Base/Emetteur. III.3. Etude de la caractéristique de sortie IC = f (VCE) Mesurer les variations du courant collecteur IC en fonction de la tension VCE pour différentes valeurs de IB. Tracer le réseau de caractéristiques de sortie IC = f (VCE). Expliquer pourquoi le courant collecteur ne sature pas. Déterminer la conductance EARLY (G = IC/VCE) pour VCE = 4V. Comment varie G en fonction de IB ? III.4. Etude de la variation de en fonction du courant collecteur. Mesurer IC = f(IB) puis tracer en fonction de IC. Donner une interprétation qualitative des différentes régions caractéristiques de cette variation. 8 TP NO 2 : La conductance Le but de ce TP est de déterminer la distribution de la densité des états à l’interface Si-SiO2 en fonction de leur énergie. Cette distribution s’effectue à partir de la variation de la conductance d’une capacité MOS en fonction de la polarisation grille et à diverses fréquences de modulation. I: Les défauts électriquement actifs du système Si-SiO2 Le système Si-SiO2 et notamment son interface font l’objet de nombreuses recherches destinées à mieux connaître sa structure et surtout à en améliorer la qualité. Les mesures électriques, comme par exemple le pompage de charge, le bruit basse fréquence ou encore la conductance, donnent certaines informations sur les défauts présents dans l’oxyde (à l’interface avec le silicium et en volume) : densité d’états et sections efficaces de capture. La composition chimique du SiO2 à l’interface ainsi que sa structure atomique sont déterminées par des techniques comme la résonance paramagnétique électronique (RPE), la spectroscopie d’électrons Auger (AES), la spectroscopie photo-électronique, etc. I.1. Caractéristiques de l’oxyde de silicium Le silicium et l’oxygène ont une très forte affinité l’un pour l’autre ; d’où une oxydation spontanée du Si à l’air ambiant. Cela explique l’exceptionnelle qualité du SiO2 et de son interface avec le silicium. Pour le système Si-SiO2, on distingue généralement au niveau de l’oxyde : Le volume : c’est la zone située loin de l’interface. Elle est constituée d’une association de tétraèdres SiO4. L’angle Si-O-Si dans le SiO2 cristallin est de 144° mais il peut varier de 120° à 180° dans la phase amorphe. Notons que dans le cas des transistors MOS, l’oxyde de silicium se présente sous forme amorphe. L’interface : c’est une zone de transition (SiOx avec x < 2) où la structure passe du silicium cristallin au dioxyde de silicium. En raison de sa rapidité de croissance et d’un point de vue plus général de ses propriétés physico-chimiques et électriques, le dioxyde de silicium a une place privilégiée dans la fabrication des circuits intégrés. Cet isolant présente une très large bande interdite (8.9 eV) selon sa perfection stoechiométrique, ce qui fait de lui un bon isolant électrique empêchant le passage de porteurs. Ainsi, la hauteur de barrière (énergétique) à l’interface Si-SiO2 est de 3.2 eV pour les électrons et de 4.6 eV pour les trous. Il a aussi une élasticité élevée et donc une bonne tenue aux contraintes mécaniques. A ces qualités s’ajoutent une bonne conductivité thermique et une stabilité chimique importante. Bien que le dioxyde de silicium n’ait pas encore trouvé de remplaçant (sauf pour quelques applications), il n’est pas le matériau idéal pour la fabrication des transistors MOS notamment en raison de sa faible constante diélectrique (ox = 3.9) et de sa structure peu compacte qui le rend perméable aux impuretés (comme le bore provenant du poly-silicium de grille). De plus, sa faible inertie chimique le rend sensible aux procédés de gravure (diminution de la surface effective du canal du transistor). 9 I.2. Le système Si-SiO2 : les défauts I.2.a. Notion de défaut électriquement actif Les ruptures dans la périodicité du SiO2 donnent naissance à des états électroniques qui peuvent changer de charge électrique en capturant et en émettant des électrons et des trous avec une certaine constante de temps, pouvant aller de la picoseconde à plusieurs jours. Ces états affectent directement plusieurs caractéristiques des composants MOS comme la tension de seuil, la pente sous le seuil et le niveau de bruit présent sur le courant de drain. La densité de ces états est susceptible de varier fortement lors de toute modification du procédé de fabrication ou de l’utilisation du composant, entraînant ainsi une variation de ses caractéristiques qui peut conduire dans les cas extrêmes au dysfonctionnement du composant et par suite du circuit. L’existence d’une zone de transition entre le dioxyde et le substrat laisse supposer une densité plus importante de défauts à l’interface que dans le volume de l’oxyde. Ces pièges peuvent être classés dans deux catégories selon leur état de charge : Type donneur : neutre si occupé par un électron et chargé positivement si inoccupé. Type accepteur : neutre si inoccupé par un électron et chargé négativement si occupé. A cela s’ajoute la catégorie des sites dits amphotères qui peuvent prendre trois états de charge (+, 0, ). Chaque piège est caractérisé par un niveau d’énergie Et dans la bande interdite du semiconducteur et par deux sections efficaces de capture n et p pour les électrons et les trous respectivement. Un défaut est dit électriquement actif lorsque le passage du niveau de Fermi au niveau d’énergie Et provoque un changement de charge. Gate a Defect Localisation Oxide Si Oxide Traps V «Border Traps» Interface Traps b Electrical Response Switching States V Fixed States Gate Oxide Si Figure I.1. Classement des défauts dans l’isolant des structures MOS en fonction de leur localisation (a) et de leur réponse électrique (b). En fonction de la rapidité et des amplitudes de tension appliquées au composant, ces états auront le temps ou non de capturer et d’émettre des porteurs et donc d’introduire ou non un effet capacitif supplémentaire dans la réponse électrique de la structure MOS (effet non désiré). Pour des signaux rapides, ce sont plutôt les pièges proches de l’interface avec le silicium (0 à 0.1 nm) qui sont sollicités et pour des signaux plus lents s’ajoutent des pièges plus éloignés de l’interface. Les défauts , et qui sont indiqués sur la figure (I.2), illustrent cet éloignement des pièges par rapport à l’interface et donc l’augmentation du temps de réponse (si on suppose que leurs sections de capture sont identiques). On conçoit aisément que les états qui n’ont pas le temps d’agir 10 pourront être considérés comme des charges fixes dans l’oxyde. Fleetwood a défini une nomenclature permettant de faire une distinction entre les pièges en fonction de leur localisation dans l’isolant et leur temps de réponse, comme cela est illustré à la figure (I.1) : Les états pouvant répondre lors d’une mesure (Switching States) sont situés juste à l’interface Si-SiO2 (Interface Traps) et un peu plus profondément dans l’isolant (Border Traps). Tout les états qui ne répondent pas lors de la mesure sont considérés comme charges fixes (Fixed States). Le terme piège (Trap) devrait être préférentiellement utilisé pour localiser le défaut dans l’isolant alors que le terme état (State) devrait se reporter à la réponse électrique. I.2.b. Les liaisons pendantes Les liaisons pendantes, c’est-à-dire les liaisons covalentes non satisfaites, sont a priori les candidats les plus plausibles pour expliquer la présence de niveaux d’énergie accessibles par les porteurs dans la bande interdite. 2 Si 3 6 O H, Cl 5 4 Na+, K+ Oxyde de Silicium 1 Silicium 7 Figure I.2. Représentation schématique de quelques défauts du système Si-SiO2. Pour une meilleure compréhension et une plus grande clarté, nous avons représenté l’oxyde de silicium sous sa forme cristalline alors qu’il se présente sous forme amorphe dans les transistors MOS. Les expériences de RPE permettent de remonter à la structure atomique. Le centre Pb0 (P pour paramagnétique et b pour l’indexation du pic de résonance sur le spectre RPE) a été identifié par Caplan et al. comme étant l’association d’un atome de silicium et de trois autres Si avec une liaison pendante orientée vers l’oxyde. Ce défaut ( et sur la figure (I.2)), est usuellement noté SiSi3. En fonction de la position du niveau de Fermi (EF) dans la bande interdite du semi-conducteur, ce défaut va prendre trois états de charge possibles. Lorsque EF est proche de la bande de valence, l’électron de la liaison non satisfaite est émis et le défaut se charge positivement. Quand le niveau de Fermi est au milieu de la bande interdite, le défaut capture un électron et redevient neutre. Finalement, pour un niveau de Fermi proche de la bande de conduction, le défaut capture un électron et se charge négativement. Ce sont les porteurs du substrat qui ont la plus grande probabilité d’être capturés ou émis, bien qu’un piège puisse aussi capturer un électron d’un défaut voisin. Un atome de silicium trivalent (avec trois liaisons covalentes) peut être associé à un, deux ou trois autres atomes de silicium ou d’oxygène (par exemple le centre Pb1 noté SiSi2O). Ces différentes possibilités conduisent à une large gamme de niveaux d’énergie permis avec toutefois deux pics dans la bande interdite comme nous l’indiquons à la figure (I.3). Celui de la partie 11 inférieure correspond à des états de type donneur alors que celui de la partie supérieure correspond à des états de type accepteur. L’hydrogène, en apportant un électron à l’atome de silicium auquel il se lie, passive le défaut, le rendant ainsi inactif. Un tel groupement, noté Si3SiH, correspond au centre PbH illustré à la figure (I.2) avec le numéro . Outre passiver les défauts, l’hydrogène peut aussi relaxer certaines contraintes. Notons que les liaisons pendantes peuvent aussi être comblées par des atomes tels que le chlore, le fluor ou le deutérium (isotope naturel de l’hydrogène). I.2.c. Les liaisons distordues Les liaisons distordues ainsi que les faibles interactions sont aussi à l’origine des états d’interface. Par exemple, les lacunes d’oxygène ou les liaisons faibles Si-Si, illustrées par le défaut de la figure (I.2), donnent un état liant dans la partie inférieure de la bande interdite et un état anti-liant dans la bande de conduction. Les liaisons et interactions du type Si-O donnent des états dans la partie supérieure de la bande interdite. En considérant une multitude d’états très proches énergétiquement les uns des autres et dont le nombre décroît avec la profondeur dans l’isolant, Sakurai et Sugano arrivent à une densité d’états en forme de U dans la bande interdite, comme illustré sur la figure (I.3). liaisons distordues Densité d’états liaisons pendantes EV Ei Figure I.3. Représentation schématique de la densité d’états d’interface introduits par les liaisons pendantes et distordues. EC E I.2.d. Charges fixes dans l’isolant Lorsque trois atomes de silicium se lient à un atome d’oxygène (Si3O), ce dernier gagne trois électrons au lieu de deux comme l’illustre le défaut de la figure (I.4). Cet électron supplémentaire est facilement perdu et l’atome d’oxygène s’ionise positivement. Ce type de défaut est étroitement lié aux conditions d’oxydation du silicium et on l’attribue généralement à la présence de Si en excès dans l’oxyde. On montre en effet que si la température d’oxydation augmente (ce qui produit une augmentation de la vitesse de consommation du silicium excédentaire), la charge fixe diminue. On peut aussi raisonnablement supposer que ce type de défaut est essentiellement présent dans une région proche de l’interface plutôt qu’en volume. Pour les transistors MOS, cette charge fixe positive déplace la caractéristique IDS(VGS) vers les tensions de grille négatives. Une conséquence directe de ce phénomène est, dans le cas des transistors à canal n et à tension de drain donnée, une augmentation du courant IDS pour une tension de grille nulle. I.2.e. Charges mobiles Les charges mobiles, représentées par le défaut sur la figure (I.2), sont dues à des ions alcalins qui s’introduisent dans l’oxyde lors des diverses étapes technologiques de fabrication des transistors MOS. L’application d’un champ électrique aux bornes de l’oxyde peut déplacer ces charges et conduire à une instabilité des composants (transistors et capacités). II : Modélisation de l’activité électrique des pièges 12 II.1. La statistique Shockley-Read-Hall (SRH) A l’origine, la statistique SRH fut élaborée pour rendre compte de la génération-recombinaison électrons-trous dans le volume du semi-conducteur. A la figure (II.1), nous représentons le diagramme de bandes du volume d’un semi-conducteur où apparaissent le bas de la bande de conduction, noté EC, et le haut de la bande de valence, noté EV. On considère une densité volumique Nss de pièges situés au niveau d’énergie Et (dans la bande interdite du semi-conducteur). Ces pièges capturent et émettent des porteurs libres. Ils peuvent donc être soit occupés par des électrons (carrés noirs) soit occupés par des trous (carrés blancs). Les mécanismes de remplissage des pièges sont définis par les différents taux de capture et d’émission suivants : Ucn : taux de capture des électrons de la bande de conduction. Uen : taux d’émission des électrons des pièges vers la bande de conduction. Ucp : taux de capture des trous de la bande de valence vers les pièges (ou émission d’électrons vers la bande de valence). Uep : taux d’émission des trous vers la bande de valence (ou capture d’électrons de la bande de valence). Ucn (cn) EC Uen (en) Figure II.1. Diagramme de bandes du semi-conducteur faisant apparaître des pièges au niveau d’énergie Et ainsi que les taux de capture et d’émission des porteurs libres. Et Uep (ep) Ucp (cp) EV piège occupé piège inoccupé électron trou La probabilité qu’un centre soit occupé par un électron est notée ft et la densité d’électrons piégés dans le volume du semi-conducteur est NSS ft. Inversement, la probabilité qu’un piège soit inoccupé est notée (1 ft) et la densité de pièges vides s’écrira NSS (1 ft). A l’équilibre thermodynamique la probabilité ft est donnée par la fonction de distribution de Fermi-Dirac : ft 1 E EF 1 exp t kT (II.1) En situation hors équilibre thermodynamique, ft ne s’exprime pas avec le niveau de Fermi EF mais en le remplaçant par les quasi-niveaux de Fermi EFn et EFp des électrons et des trous. II.2. Emission et capture de porteurs Soit un piège situé au même niveau d’énergie, Et, que le niveau de Fermi, EF, donc occupé par un électron. Supposons une diminution de la position du niveau de Fermi (EF < Et) qui impose que le piège se débarrasse de son électron. Pour cela le piège a le choix entre émettre son électron vers la bande de conduction, ce qui lui coûte l’énergie EC Et ou émettre son électron vers la bande de valence, ce qui revient à capturer un trou (de cette bande). Ce dernier mécanisme ne coûte pas 13 d’énergie au piège (puisque l’électron descend !) mais dépend du nombre de trous disponibles dans la bande de valence. Par exemple, la densité de trous à l’interface d’une capacité MOS (à substrat P) est très importante en régime d’accumulation mais extrêmement faible en régime d’inversion forte donc la capture d’un trou est très peu probable dans ce dernier régime. Si le niveau de Fermi repasse au dessus de Et, le piège va devoir se remplir pour être à l’équilibre avec le niveau de Fermi. Pour cela il a le choix entre capturer un électron de la bande de conduction, ce qui suppose la présence d’électrons disponibles dans cette bande (en régime d’inversion forte par exemple). Ce mécanisme ne coûte pas d’énergie au piège puisque l’électron descend. Le piège peut aussi émettre son trou vers la bande de valence (i.e. capturer un électron de cette bande) ce qui lui coûte de l’énergie. En résumé, il est très important de noter que les taux d’émission des électrons et des trous dépendent de la position énergétique du piège. Au contraire, les taux de capture des électrons et des trous sont indépendants de la position énergétique du piège mais dépendent des densités d’électrons et de trous à l’interface. II.3. Charge piégée et équation aux potentiels Soit une densité Dit (eV1m2) de pièges d’interface répartie uniformément en énergie dans la bande interdite (BI) du semi-conducteur. On montre que la charge piégée, Qit, à l’équilibre est donnée par la relation suivante et ce quelle que soit la répartition des pièges de type donneur ou accepteur dans la BI : Qit Qit0 qDit S (II.2) où Qit0 est une constante et S le potentiel de surface. A partir de la conservation de la neutralité électrique de la structure MOS, on peut écrire : QM Qit QSC Qox (II.3) Le potentiel aux bornes de l’isolant est donné par : Vox QM Cox Qit QSC Qox Cox (II.4) où Cox est la capacité de l’oxyde par unité de surface. L’équation aux potentiels s’écrit : VGB MS S Vox (II.5) soit en remplaçant Vox et Qit par leur expression : VGB MS Qit0 Qox Cox qDit S Q S SC Cox Cox (II.6) On conçoit dès lors qu’à potentiel de grille donné, la présence des pièges d’interface modifie la valeur du potentiel de surface et par suite la valeur de la charge du semi-conducteur. La position du niveau de Fermi à l’interface par rapport au haut de la bande de valence (à l’interface) est donnée par la relation suivante : EF qS Ei qF (II.7) où F représente le potentiel de volume du substrat : 14 F kT ln NA q ni (II.8) II.4. Potentiel de surface en régime déserté ou d’inversion faible En régime de désertion et d’inversion faible la charge du semi-conducteur est donnée par l’expression suivante : QSC qN A x d qN A 2SC0S qN A (II.9) où xd représente la longueur de la ZCE. Hors charges fixes, l’équation aux potentiels devient : Qit0 VGB MS Cox qDit S S Cox 2qN ASC0S Cox (II.10) Pour simplifier, on définit la tension de bandes plates comme étant égale à : Qit0 VFB MS Cox (II.11) A partir des équations (II.10) et (II.11), on détermine l’expression du potentiel de surface à V GB donné en régime déserté et d’inversion faible. S VGB VFB qN ASC0 1 1 Cox 2 2Cox 2VGB VFB qN ASC0 (II.12) III :Modélisation de la courbe C-V et méthode de conductance La capacité équivalente de la structure est donnée par : 1 C 1 Cox 1 Qit QSC S (III.1) soit en développant : 1 C 1 Cox Qit S 1 QSC S 1 1 Cox Cit CSC (III.2) où CSC et Cit représentent respectivement la capacité du semi-conducteur et la capacité des pièges d’interface (par unité de surface) avec : Cit qDit (III.3) Appliquons à présent une polarisation statique sur la grille telle que le substrat se trouve en régime d’inversion faible et appliquons une petite polarisation alternative qui fait osciller très légèrement le niveau de Fermi à l’interface. On suppose dans tout ce qui suit, que la couche d’inversion se crée à l’équilibre avec le niveau de Fermi quelque soit la fréquence du petit signal. Si le petit signal a une fréquence très basse, les pièges d’interface vont avoir le temps de capturer et émettre des électrons pour être à l’équilibre. Si on augmente fortement cette fréquence, les pièges auront beaucoup moins de temps pour émettre les électrons vers la bande de conduction et ils ne 15 seront plus à l’équilibre avec le niveau de Fermi. En conséquence la variation de la charge piégée est moins importante qu’à plus basse fréquence. On en déduit que la capacité des pièges devient inférieure à qDit ce qui se modélise simplement en ajoutant une conductance, Git, en série avec la capacité des pièges. La conductance ou plutôt la constante de temps associée aux pièges dépend de la position énergétique de ces pièges dans la bande interdite du semi-conducteur : plus les pièges sont proches des bords de bandes, plus ils répondent rapidement (émission de porteurs plus facile). La constante de temps des pièges est donnée par : Cit Git (III.4) Le schéma équivalent d’une capacité MOS (ayant des états d’interface) en situation de désertion est donné à la figure (III.1.a) où Rit est la résistance associée aux états d’interface. On peut faire correspondre à la branche série relative aux états d’interface un schéma parallèle plus facilement accessible par l’expérience (figure III.1.b). CD CD Cox Cox Cit Cp Rit a b Rp Figure III.1. Schémas électriques équivalents de la capacité MOS faisant apparaître la contribution des pièges en schéma série (a) ou parallèle (b). III.1. Ecrire la relation donnant l’admittance équivalente (Yeq1) correspondant à la branche série relative aux états d’interface (Cit en série avec Rit). Donner alors la relation de l’admittance équivalente (Yeq2) correspondant au schéma parallèle relative aux états d’interface (Cp en parallèle avec Rp). En identifiant les parties réelles puis imaginaires des deux admittances retrouver les expressions suivantes : Gp Cp RitCit 2 1 R p 1 RitCit 2 Cit 1 2 Cit 1 22 (III.5) (III.6) III.2. On définit la capacité Csub comme étant égale à CSC + CP. La figure (III.2) donne la variation de (CSC-CD)/Cit et de Gp/Cit en fonction de . On observe que Gp/Cit est maximum pour = 1. Ce maximum est donné par Gp/Cit = 0.5. Déterminer l’expression de Cit puis de Dit (au voisinage du niveau de Fermi) en fonction du maximum de la conductance, Gpmax. 16 1.0 (Csub-CSC)/Cit Figure III.2. Variation de (CSC-CD)/Cit et de Gp/Cit en fonction de . (Gp)/Cit 0.5 0.1 1 10 III.3. Dans ce TP, l’admittance de la capacité MOS est déterminée par la mesure de la composante en phase (proportionnelle à la conductance parallèle Gm) et de la composante en quadrature du courant (proportionnelle à la capacité parallèle Cm) (c.f. Fig.(III.3.a)). Le coefficient de proportionnalité est déterminé par un étalonnage préalable en remplaçant la capacité MOS par un condensateur de référence, Cr, qui donne un signal en quadrature. Cm et Gm dépendent d’une résistance série, Rs, de la capa MOS (c.f. Fig.(III.3.b)). Cette résistance a une influence importante à haute fréquence sur la conductance et sur la valeur de la capacité. Cm RS a COX b Gm Figure III.3. Schémas électriques équivalents de la capacité MOS faisant apparaître la conductance parallèle Gm, la capacité parallèle Cm de la capacité MOS (a) et la résistances série Rs (b). En rappelant qu’en régime d’accumulation la capacité de la structure MOS est égale à la capacité de l’oxyde, une mesure de la capacité parallèle Cma et de la conductance parallèle Gma permet de déterminer Rs et Cox. Ecrire l’impédance (Zeq1) équivalente au schéma de la figure (III.3.a), puis donner la relation de l’impédance équivalente (Zeq2) correspondant au schéma de la figure (III.3.b). En identifiant les parties réelles puis imaginaires des deux impédances retrouver les expressions suivantes : RS G ma (III.7) 2 G ma2 Cma2 2 G ma Cox Cma 1 Cma (III.8) Pour une fréquence et une polarisation données, la capacité et la conductance parallèle de la capacité MOS, corrigées de la résistance série, sont déterminées par : GC a N D CC N (III.9) Cm D (III.10) où N = Gm2 + 2 Cm2, a = Gm NRS et D = a2 + 2 Cm2. 17 La détermination de CC et GC au maximum du pic de la conductance permet de calculer pour une fréquence et une polarisation données, le rapport (GP/)max et par conséquent la densité des états d’interface (c.f. question (III.2)), en utilisant la relation suivante : GP max Cox 2GC (III.11) GC2 Cox CC 2 Ainsi la détermination de la densité des états d’interface exige un traitement de données assez important surtout si on doit tenir compte d’une distribution continue des états d’interface et de la constante de temps associée. Finalement, le pilotage par ordinateur du dispositif expérimentale devient inévitable. IV : Manipulation Ce TP est entièrement assisté par micro-ordinateur qui : pilote les appareils de mesure et acquiert les valeurs de ces mesures, indique les montages et les opérations à effectuer à l’aide de menus déroulant, exécute des calculs et trace les courbes (les courbes ne sont pas lissées, vous devrez réaliser ces lissages). Les résultats, déterminés pour les différentes fréquences 1, 2, 4, 6 , 8 et 10 Khz, devront être donnés sous forme d’un tableau de valeurs. Données : Surface de la capacité MOS, A = 0.3024102 cm2 , dopage du substrat, NA = 21016 cm3, tension de bandes plates VFB = 1 V. IV.1. A l’aide des graphes, tracés pour les différentes fréquences, déterminer en régime d’accumulation (VG = 5V pour un PMOS), la capacité Cma et la conductance Gma. IV.2. En utilisant les relations déduites du circuit équivalent (Eq. III.7) et (Eq. III.8), calculer RS et Cox. IV.3. En se plaçant au pic de conductance, déterminer à l’aide des graphes, la capacité Cm et la conductances Gm. IV.4. Calculer la capacité CC (Eq. III.10), la conductance GC (Eq. III.9) et le rapport (Gp/)max (Eq. III.9). A partir de la question (III.2), déduire la densité des états d’interface D it. IV.5. En utilisant l’équation (II.12) donnant le potentiel de surface s (en supposant que la charge piégée n’influence pas s tant que Dit < 1011 eV1m2), calculer la position des niveaux d’énergie des états d’interface à partir de l’équation (II.7). On rappelle que les pièges qui répondent se trouvent à quelques kT autour de la position du niveau de Fermi. Que pensez-vous des résultats obtenus par rapport aux hypothèses formulées? 18 TP NO 3 : Le transistor MOS Le but de ce TP est de déterminer les caractéristiques d’un transistor MOS, à substrat de type P, telles que sa transconductance, gm, la mobilité surfacique des électrons, µ0, le facteur linéaire de réduction de la mobilité, , et sa tension de seuil, VT. I: Introduction La technologie CMOS (Complementary Metal-Oxide-Semiconductor) représente actuellement 75 % du volume total des dispositifs à semi-conducteurs. C’est grâce à son développement à tendance perfectionniste que de nombreux autres composants intégrés ont été fabriqués avec succès. Elle a atteint un haut niveau de fiabilité et répond jusqu'à présent aux exigences les plus drastiques imposées par l'intégration. Le développement de la technologie CMOS avancée est nécessaire pour obtenir des circuits intégrés toujours plus denses et complexes : des microprocesseurs (Intel/Pentium, Processeur RISC...), des circuits pour le codage et la compression vidéo, etc… La longueur de la grille des transistors (longueur du canal) est réduite actuellement à 0.18 µm bientôt à 0.12 µm - afin d’augmenter les fréquences de fonctionnement et la densité d’intégration des circuits. A titre d'exemple, les transistors d’une longueur de 10 µm en 1972 permettaient la fabrication de mémoires DRAM d’une capacité de 1 Kbit et pour des technologies de 0.25 µm et de 0.05 µm, cette capacité passe respectivement de 64 Mbits (année 1998) à 64 Gbits (année 2012). Il est à noter que durant ces 25 dernières années, la fréquence des microprocesseurs grand public est passée de moins de 1MHz à prés de 2.8 GHz. II : Etude théorique II.1. Expliquer le principe de fonctionnement d’un transistor MOS. Indiquer le rôle des zones source et drain (notamment par rapport à la capacité MOS). II.2. Représenter l’allure des courbes IDS(VGS) et IDS(VDS) en mettant en évidence les différents régimes de fonctionnement (ohmique, non ohmique, saturé, inversion faible, inversion forte). II.3. Afin de simplifier l’expression du courant de drain en régime d’inversion forte, on fait l’hypothèse que dans ce régime de fonctionnement le potentiel de surface est égale à 2F + C(y). C(y) représente la variation de l’écart entre les quasi-niveaux de Fermi entre la source (y = 0) et le drain (y = L). A partir de l’équation aux potentiels, donner l’expression de la charge du semiconducteur, QSC(y), qui est égale à la somme de deux autres charges : la charge de la zone désertée et la charge d’inversion. Donner l’expression de la charge de la zone désertée, Q D, et en déduire la charge d’inversion Qn(y). II.4. Le courant de drain s’obtient par l’intégrale suivante : C(y L) IDS= W μ0 L QSC QD dC (II.1) C(y 0) A partir de l’expression de Qn et de l’équation (II.1), donner l’expression de IDS si l’on suppose que C(y = 0) = 0 et que C(y = L) = VDS. Simplifier cette expression lorsque VDS << 2F. Donner alors 19 l’expression de la tension de seuil du transistor MOS, VT, que vous comparerez avec la tension de seuil de la capacité MOS. Quelle est la particularité de la courbe IDS(VGS) ? II.5. Dans l’expression trouvée précédemment, le terme µ0 correspond à la mobilité des porteurs sous faible champ électrique. D’un point de vue physique, il est clair que cette mobilité n’est pas celle qui convient pour décrire le transport des porteurs en régime d’inversion forte. En effet, certaines interactions porteurs-milieu ne peuvent plus être négligées dès lors que la densité de porteurs en surface du canal devient importante. On est donc amené à introduire une mobilité effective µeff qui tient compte de ces interactions. Pour les isolants épais et les transistors longs, la mobilité effective des porteurs a pour expression empirique (lorsque C (y = 0) = 0) : µeff = µ0 (II.2) VDS 1 VGS VT 2 Donner l’expression de la transconductance du transistor gm = IDS/VGS. II.6. Donner l’expression de la fonction Y définie comme étant égale à IDS/gm. Quelle est la particularité de la courbe Y(VGS) et quels paramètres peut-on obtenir à partir de cette courbe? Donner l’expression de la fonction H définie comme étant égale à 1/gm. Quelle est la particularité de la courbe H(VGS) et quel paramètre peut-on obtenir à partir de cette courbe? II.7. L’expression du courant de drain trouvée précédemment est valable en régime ohmique. En supposant que le régime saturé commence pour VDS = VGS VT, donner l’expression du courant en régime saturé. III : Manipulation Le transistor n-MOS à étudier se trouve dans un circuit intégré de type CD 4007. La grille est reliée à la borne 3, le drain à la borne 5, la source à la 4 et le substrat à la 7 (les barrettes dessinées sur la plaquette correspondent à ces bornes). Le rapport de la largueur sur la longueur du canal, W/L, est égal à 20 et l’épaisseur de l’isolant de grille est de 41 nm. Les mesures se font avec l’aide d’un micro-ordinateur qui pilote les appareils par un BUS IEEE 488. Un logiciel à menus déroulant vous donnera toutes les indications nécessaires pour le T.P notamment pour la réalisation des montages qui devront être vérifiés par un enseignant. Les calculs et le tracé des différentes courbes se feront à l’aide du logiciel Excel. III.1. Relever toutes les caractéristiques à l’aide du logiciel en prenant garde de sauvegarder vos fichiers à la fin de chaque mesure: a) IDS(VGS) pour VDS = 0.2 V et VDS = 8 V. b) IDS(VDS) pour VGS variable. c) IDS(VGS) pour VBS variable (modification du montage). III.2. Tracer sur un même graphe IDS(VGS) pour VDS = 0.2 V et VDS = 8 V. Pour quelle valeur de VDS le courant de drain est-il le plus important ? Tracer et commenter l’allure de la courbe obtenue à VDS = 0.2 V en échelles linéaire et semilogarithmique. Pourquoi la pente sous le seuil n’est pas observable ? Pourquoi la courbe IDS(VGS) en inversion forte n’est pas linéaire ? III.3. A partir des valeurs sauvegardées pour la courbe IDS(VGS) pour VDS = 0.2 V, calculer puis tracer la transconductance gm du transistor en fonction de VGS pour VD = 0.2 V. 20 Expliquer l’origine de la chute de la courbe à fort VGS. III.4. Calculer et tracer la fonction Y et déterminer la tension de seuil, VT, ainsi que la mobilité des électrons, µ0. Comparer la mobilité µ0 avec la mobilité en volume des électrons dans le silicium µn = 1400 cm2V1s1. III.5. A partir du calcul et du tracer de la fonction H, déterminer le facteur linéaire de réduction de la mobilité. III.6. A partir des paramètres extraits précédemment, simuler la courbe IDS(VGS) à VDS = 0.2 V et tracer sur le même graphe cette simulation et la mesure. Comparer mesure et simulation notamment autour de VGS = VT + VDS/2. III.7. Tracer et commenter l’allure de la courbe IDS(VGS) obtenue à VDS = 8 V en indiquant quelle partie de la courbe correspond au régime de saturation. Pour cela, on pourra repérer la partie de la courbe correspondant à VGS < VT + VDS. Simuler la courbe IDS(VGS) dans ce régime de fonctionnement et tracer sur le même graphe cette simulation et la mesure. III.8. Tracer les caractéristiques IDS(VDS) et faire apparaître les points VDS = VGS + VT. III.9. On s’intéresse à présent à l’effet substrat. Relever et tracer les caractéristiques I DS(VGS) pour VBS variable. En remarquant que le facteur linaire de réduction de la mobilité influence très peu la courbe IDS(VGS) pour VGS proche de VT + VDS/2, déterminer et tracer la courbe VT(VBS). Sachant que la tension de seuil du transistor MOS est donnée par la relation suivante : VT VFB 2F 2qN ASi Cox VBS 2F 12 déterminer le dopage du substrat, NA. 21 (III.1) 22 TP NO 4 : Courants dans une jonction PN polarisée Le but de ce TP est d’étudier les variations du courant dans une jonction PN polarisée en directe ou en inverse en fonction de la tension. Le module Peltier permettra également l’étude de l’influence de la température sur le courant à une tension donnée. La concentration intrinsèque de porteurs est donnée par l’expression suivante où T représente la température : 16 1.5 ni 3.87 10 T I: EG exp 2kT (A) Etude théorique I.1. Représenter les diagrammes de bandes de la jonction PN à l’équilibre thermodynamique, en polarisation directe et en polarisation inverse. Expliquer alors le principe de fonctionnement d’une jonction PN. I.2. En vous aidant du TD sur la jonction PN lorsqu’on la considère comme longue, donner les principales étapes permettant de trouver l’expression du courant total de cette diode. Quelle est la dépendance de JS par rapport à ni ? I.3. Comme vous venez de le démontrer, en polarisation inverse le courant de la diode est égale JS. Pour cette polarisation, il existe une génération de paires électron-trou dans la zone de charge d’espace. Le taux de génération-recombinaison (nombre de porteurs qui sont créés ou qui disparaissent par unité de temps) est donné par la relation de Shockley-Read : r 1 m pn ni2 2ni p n (I.1) r négatif correspond à de la génération et r positif à de la recombinaison. Comparer l’ordre de grandeur des densités d’électrons et de trous libres dans la ZCE par rapport à la densité intrinsèque de porteurs pour une polarisation inverse. Simplifier l’équation (I.1) en conséquence. Que deviennent les porteurs générés dans la ZCE ? En supposant que la génération est uniforme dans toute la ZCE, donner l’expression du courant de génération Jg et du courant total de la diode en inverse. Quelle est la dépendance de Jg avec ni ? I.4. En polarisation directe, la relation de Shockley-Read n’est pas aussi facilement simplifiable et s’écrit de la façon suivante après avoir remplacé n et p par leurs expressions : r 1 m qV ni2 exp 1 kT qV 2ni 1 exp 2kT (I.2) Simplifier l’équation (I.2) pour le cas où V >> kT/q. En supposant que la recombinaison des porteurs ne se fait que sur une partie de la ZCE que l’on notera Weff, donner l’expression du courant de recombinaison Jr et du courant total de la diode en directe. Quelle est la dépendance de Jr par rapport à ni ? 23 II : Manipulation ATTENTION : la mesure de courants inférieurs à 1 µA nécessite l’insertion dans le montage d’un convertisseur courant/tension. II.1. Mesurer la caractéristique directe de la diode. Pour cela vous ferez varier ID de quelques nanoampères à une vingtaine de mA en appliquant la tension par paliers. A partir d’un courant de l’ordre du mA, vous effectuerez la mesure le plus rapidement possible afin d’éviter l’échauffement du composant. Tracer la courbe obtenue en échelle semi-logarithmique et identifier les différents types de courants (recombinaison, courant de diffusion, forte injection) en fonction de la polarisation. II.2. A partir de la caractéristique direct, déterminer alors la valeur de JS. Déterminer la pente de la courbe correspondant au courant de diffusion (en mV/dec) et la comparer à la valeur théorique. On suppose que la jonction est dissymétrique avec ND >> NA = 31014 cm3 et que Dn = 37(300/T)1.2, T étant donnée en Kelvin, déterminer la durée de vie des porteurs minoritaires dans la zone quasi-neutre coté P. II.3. Mesurer et tracer la caractéristique inverse de la diode. Comparer la valeur de l’amplitude du courant inverse avec la valeur de JS et donner l’origine possible de cette différence. II.4. On se propose de vérifier si le courant inverse de notre diode correspond à un courant de diffusion en mesurant la dépendance du courant inverse avec la température. Faire le montage correspondant et polariser le composant à une tension inverse V = 10 V. Vous mesurerez le courant pour les températures suivantes : 100°C , 90°C, 80°C … jusqu’à -10°C. Pour les températures inférieures à l’ambiante, la régulation sera manuelle alors que pour les températures supérieures à l’ambiante, la régulation se fera à l’aide du régulateur. Calculer et tracer sur le même graphe les courbes log(ni), log(ni2) et log(JD) en fonction de 1000/T, T étant donnée en Kelvin. Conclure sur le type de courant en polarisation inverse de notre diode. II.5. On se propose de mesurer le courant direct de la diode en fonction de la température (de 100°C , 90°C, 80°C … jusqu’à -10°C) pour une polarisation égale à 0.4 V. Faire les mesures correspondantes et tracer sur le même graphe log(ni), log(ni2) et log(JD/(Dnexp(qV/kT))). Conclure sur le type de courant en polarisation direct pour cette polarisation. Est-ce que cela confirme vos commentaires sur le graphe de la question (II.1) ? 24 TP NO 5 : La capacité MOS Le but de ce TP est de déterminer les caractéristiques d’une capacité MOS, à substrat de type P, telles que son épaisseur d’isolant, tox, son dopage de substrat, NA, sa tension de bandes plates, VFB, ainsi que sa tension de seuil, VT. I: Etude théorique On rappelle que la tension de seuil VT est définie comme la tension qui, appliquée à la grille, inverse exactement, à sa surface, le type du semi-conducteur (par rapport aux caractéristiques du substrat). On désigne par F le potentiel de Fermi du substrat, tel que EF Ei = qF, où EF et Ei sont respectivement le niveau de Fermi et le niveau de Fermi intrinsèque dans le substrat. I.1. A partir de la notion de potentiel de surface, expliquer les différents régimes de fonctionnement de la capacité MOS (accumulation, désertion, inversions faible et forte). Donner les diagrammes de bandes d’énergie correspondants à chaque régime. I.2. Expliquer l’allure de la courbe C-V de la capacité MOS en basse fréquence (BF) en distinguant tous les régimes de fonctionnement. Expliquer la différence d’allure de la courbe C-V en haute fréquence (HF) pour VG > VT par rapport à la courbe BF. Expliquer l’allure de la courbe C-V lorsque le semi-conducteur est en régime de désertion profonde. I.3. A partir de l’équation aux potentiels, déterminer l’expression de 1/C2 en fonction de VG, VFB, Cox (en F) et NA en régimes de désertion et d’inversion faible. Quelle est la particularité de la courbe 1/C2 = f(VG) ? En supposant Cox connue, qu’obtient-on comme informations à partir de cette courbe ? I.4. En régime d’accumulation, la charge d’accumulation est donnée par l’expression suivante : qS QSC 2kTSi NA exp 2 kT (I.1) A partir de l’équation aux potentiels (en faisant la remarque que le potentiel de surface peut être négligé par rapport aux autres potentiels) et de l’équation (I.1), donner l’expression de 1/C en fonction de VG et VFB. Quelle est la particularité de la courbe 1/C = f(1/VG) et que peut-on obtenir comme informations avec cette courbe ? II : Manipulation Les différentes manipulations sont gérées par ordinateur, sous environnement HPVee. Les calculs et le tracé des différentes courbes se font à l’aide du logiciel Excel. Le montage est présenté à la figure (II.1) et la capacité à caractériser a une surface S = 2103 cm2. Le calibre du capacimètre est fixé à 300pF. II.1. Mesurer la courbe C-V dans l’obscurité (fenêtre Cmosdep) et relever la valeur maximale de la capacité (pour VG = 6 V) que l’on supposera égale à Cox. Eclairer la plaque pendant 10 secondes puis mesurer à nouveau la courbe C-V (fenêtre Cmosinv). II.2. Tracer les deux courbes obtenues précédemment sur le même graphique et identifier les régimes de fonctionnement. Pourquoi avoir éclairer la plaque avant de faire la deuxième mesure ? Placer la tension de seuil, VT, de la capacité sur le graphique et donner sa valeur. 25 Bus IEEE 488 Alim Lampe Grille poly-Si Fortement Dopé N+ Alim HP E3631A Capacimètre PC + HPVee + Exel Multimètre HP 34401A Isolant SiO2 St Substrat type P N+ Gate oxyde condensator S = 2 103 cm2 G Figure II.1. Schéma du montage II.3. A partir de la valeur de Cox, déterminer l’épaisseur du diélectrique. II.4 A partir de la courbe C-V en HF et de votre réponse à la question (I.3) tracer la courbe 1/C2 et déterminer le dopage du substrat, NA, ainsi que la tension de bandes plates, VFB, que vous placerez sur le graphique des courbes C-V. II.5. En supposant que le métal de grille et du poly-silicium dégénéré de type N++ (i.e. le niveau de Fermi du poly-silicium est au niveau du bas de sa bande conduction), déterminer la tension de bandes plates de la structure MOS, notée VFB0, hors présence de charges parasites dans l’isolant. Calculer la tension de seuil correspondante VT0. Comparer les valeurs de VFB et de VFB0 et déterminer la densité surfacique de charges parasites présentes dans l’isolant. II.6. On cherche, à présent, à déterminer le profil du dopage entre l’interface et le volume du semiconducteur, NA(x). Pour cela, il faut utiliser la particularité de la zone de charge d’espace (ZCE) qui est vide de charges mobiles. En régime de désertion, d’inversion faible ou de désertion profonde la longueur de la ZCE pour une polarisation de grille est donnée par la relation : xVG siS 1 1 CVG Cox (II.1) Le dopage du substrat à la distance x (donc pour un VG donné) est alors donné par la relation : N A x 2 2 d 1 C 2 qsiS dVG (II.2) A partir de la courbe C-V en désertion profonde, calculer et tracer la courbe d(1/C2)/dVG. Expliquer l’origine du bruit sur la courbe notamment pour les forts VG. Pour éliminer ce bruit, il est nécessaire de réaliser un filtrage (ou lissage) lors de la dérivation (pour VG > VFB). Prenons par exemple, un filtre d’ordre 2. En posant X=VG et Y=1/C2, la dérivée Y’= d(1/C2)/dVG s’écrira : Y' 1 Yn 1 Yn 1 Yn 2 Yn 2 2 Xn 1 Xn 1 Xn 2 Xn 2 (II.3) Tracer la courbe d(1/C2)/dVG après filtrage. Déterminer alors la courbe NA(x) et expliquer sa forme en partant de l’hypothèse qu’avant de fabriquer la capacité, le substrat était dopé uniformément en volume. 26 TP NO 6 : Diode en commutation de l’état passant à l’état bloqué. Charges stockées. Temps de recouvrement inverse Le but de ce TP est de calculer le temps de recouvrement inverse et le temps de stockage pour une diode en commutation de l’état passant à l’état bloqué. I: Introduction La transition entre l’état de conduction et de non conduction dans une jonction PN ne s’effectue pas instantanément. En effet, on sait qu’il existe dans les deux régions une charge excédentaire proportionnelle au niveau d’injection, c’est à dire à la tension extérieure appliquée. Au moment où l’on inverse brutalement la polarité de la tension extérieure appliquée à la jonction, le courant dans la diode s’inverse brusquement. Cependant, l’intensité de ce courant (dans la diode) ne correspond pas au courant de saturation de la diode, mais au courant dû au déplacement des porteurs positifs et négatifs, préalablement emmagasinés pendant la période de conduction dans la zone quasi-neutres N et P, et qui se dirigent ensuite vers le niveau de la jonction sous l’effet de la diffusion. Ce courant diminue ensuite exponentiellement jusqu’au moment où la jonction, au bout d’un temps théoriquement infini, retrouve ses propriétés inverses caractérisées par son courant inverse. Celuici diminue par suite de la diminution des charges emmagasinées dans les deux régions (écoulement dans le circuit extérieur et recombinaison). Pour observer ce phénomène, on utilise le montage suivant (attaque en tension) (Fig. (I.1)) : E2 0 E1 E Id Id Blocage effectif (ts) Oscillo R 0 1 Ir a b Ir/10 t trr Figure I.1 : Schématisation du montage (a) pour obtenir le tracer du courant de la diode (b). II : Théorie II.1. Expliquer ce qui se passe lorsque la tension E passe de la valeur E2 à la valeur E1. II.2. Que représente la partie hachurée de la figure (I.1.b). II.3. Pourquoi observe-t-on un palier pour le courant inverse ? Vous pouvez vous aider d’un graphique représentant l’évolution de la courbe n(x) dans la zone quasi-neutre coté P en fonction du temps. 27 III : Manipulation On appelle trr le temps de recouvrement inverse et ts le temps de stockage. Après avoir étudié l’article (cf. Annexe), on réalisera le montage ci-dessus. Le générateur de fonction permet d’obtenir des signaux carrés plus ou moins décalés par rapport au zéro (réglage DC offset) et d’amplitude variable (potentiomètre amplitude). Ceci permet de soumettre la diode à tester (1N4001) à des courants directs ou inverses variables. Nous nous intéressons à la transition : - Etat passant de la diode : (E > 0) (tension positive aux bornes de R repérée par rapport à la masse). - Etat bloqué E < 0. Les calculs et le tracé des différentes courbes se font à l’aide du logiciel Excel. Dans tous les cas Id = VR / 50. III.1. Après avoir régler l’oscilloscope, observer le signal sur l’oscilloscope pour divers courants directs et inverses compris entre 2mA et 100mA. En faisant varier le courant de diffusion tout en maintenant le courant inverse constant (ou inversement), observer la variation des temps caractéristiques. Relevez les temps caractéristiques pour quatre valeurs de courants judicieusement choisis puis comparer les résultats. Pour ces courants, des copies de l’écran de l’oscilloscope pourront être obtenues sur papier grâce au logiciel BENCHLINK (option image) et à la fonction trace de l’oscilloscope numérique. Pour copier les données dans excel, choisir dans le menu waveform new/edit/copy data puis coller les données dans le logiciel excel. III.2. Mesurer le temps de stockage pour différents rapports If / Ir. III.3 Tracer le graphe correspondant à t s f Ln 1 If en essayant de bien répartir les abscisses Ir sachant que la variable n’est pas If / Ir mais Ln 1 If . Déterminer à partir de ce graphe, la durée Ir de vie des porteurs minoritaires. 28 TP NO 7 : Capacité d’une jonction PN polarisée en inverse Le but de ce TP est de mesurer la capacité d’une jonction PN à l’aide d’un pont de mesure de capacités automatique fonctionnant à 1MHz. I: Introduction Ce pont de mesure permet d’appliquer, à la jonction testée, une tension de polarisation continue inverse donc d’étudier les variations de Cj (capacité de la jonction) en fonction de la tension inverse (Vr). Deux types de jonctions seront étudiées : Une jonction abrupte : il s’agit d’une diode de technologie planar (fabriquée par F.Floret à St Jérôme). Une jonction graduelle : diode d’accord « varicap » (application de la propriété étudiée ici). II : Théorie II.1. En vous aidant du TD sur la jonction PN, retrouver l’expression de la largueur de la zone de charge d’espace (ZCE) en fonction de la concentration des dopants NA et ND et de la barrière de potentiel Vb lorsque la diode n’est pas polarisée. Que se passe-t-il pour la ZCE si ND >> NA ? Simplifier alors l’expression de la largueur de la ZCE trouvée précédemment. II.2. Que se passe-t-il, lorsque l’on applique une tension Va aux bornes de la diode ? Donner la nouvelle expression de la largueur de la ZCE en considérant la diode ainsi polarisée. En déduire l’expression de la charge présente dans la ZCE, QZCE. II.3. Sachant que la capacité totale de la diode CT est égale à dQZCE / dV, exprimer CT en fonction de la concentration des dopants NA , de la barrière de potentiel Vb et de la tension de polarisation Va. II.4. A partir de l’équation donnant la capacité totale de la diode CT (question (II.3)) et en considérant Va < Vb, retrouver l’expression de NA(Va) en fonction de d(1/C2)/d(Va). II.5. En identifiant l’expression de la capacité totale de la diode CT avec celle de la largeur de la ZCE, X, exprimer X en fonction de CT pour une diode polarisée par une tension Va. III : Manipulation Les calculs et le tracé des différentes courbes se font à l’aide du logiciel Excel. On saisira directement au clavier les valeurs de Cj et Vr. Dans tous les cas, on portera sur les graphes la valeur absolue de Vr. III.1. Relever les valeurs des capacités des jonctions pour Vr variant de 0 à – 10V par pas de – 0.1V de 0 à – 2V puis par pas de – 0.2V de – 2.2V à – 10V. On trouvera sur le boîtier des diodes la valeur numérique des surfaces. 29 III.2. Etude de la jonction abrupte : III.2.a. Tracer les courbes Cj = f (Vr) et 1 f (Vr) . Penser à titrer les graphiques et faire C2j apparaître les échelles. III.2.b. Déterminer le potentiel de diffusion Vd (cad la barrière de potentiel Vb) et le dopage du substrat en porteurs/cm3. Donner également (par le calcul) les profondeurs (µm) de la jonction (valeurs min. et max. atteintes au cours de ces mesures). III.3. Etude de la jonction graduelle : III.3.a. Tracer les courbes Cj = f (Vr) et 1 f (Vr) . Penser à titrer les graphiques et faire C2j apparaître les échelles. Quelle est la particularité de ce graphe. Que cela signifie-t-il en terme de dopage. III.3.b. A partir des relations (Eq. II.1 et Eq. II.4), le dopage du substrat à la distance x (donc pour une tension inverse Vr donnée) peut être déterminé. Comme pour le TP Capacité MOS, les résultats obtenus à partir de la dérivation des données ne sont pas bons. Pour éliminer ce bruit, il est nécessaire de réaliser un filtrage (ou lissage) lors de la dérivation. Prenons par exemple, un filtre d’ordre 2. En posant X= Vr et Y=1/C2, la dérivée Y’= d(1/C2)/dVr s’écrira : Y' 1 Yn 1 Yn 1 Yn 2 Yn 2 2 Xn 1 Xn 1 Xn 2 Xn 2 (III.1) Déterminer NA(Vr) (Eq. II.4) en dérivant littéralement ce polynôme. Déterminer X(Vr), la largeur de la zone désertée à l’aide de l’équation (Eq. II.1). Tracer NA = f(X), à partir des représentations paramétriques NA(Vr) et X(Vr) où NA s’exprime en porteurs/cm3 et x en µm. 30 ANNEXE : Temps de recouvrement inverse des diodes 31
