Conception d`un outil de prototypage rapide sur le FPGA

UNIVERSITE DE
BOURGOGNE
U.F.R. SCIENCES ET TECHNIQUES
ECOLE DOCTORALE E2S
LE2I – UMR CNRS 5158
Thèse
présentée par
Debyo SAPTONO
pour obtenir le grade de
DOCTEUR DE L’UNIVERSITE de BOURGOGNE
(Spécialité : Instrumentation et Informatique de l’Image)
Conception d’un outil de prototypage rapide sur le FPGA
pour des applications de traitement d’images
Soutenance le 04 novembre 2011 devant le jury suivant :
Président : Monsieur Frédéric MORAIN-NICOLIER, Professeur à l’Université de Reims
Rapporteurs : Madame Ruan SU, Professeur à l’Université de Rouen
Monsieur Sarifuddin MADENDA, Professeur à l’Université de Gunadarma
Examinateurs : Madame Fan YANG, Professeur à l’Université de Bourgogne
Monsieur Vincent BROST, MCF à l’Université de Bourgogne

Remerciements
Les travaux présentés dans cette thèse ont été réalisés au sein du laboratoire Electronique et
Informatique de l’Image (LE2I), UMR 5158 du CNRS, de l’Université de Bourgogne, dans le
département Electronique.
Je voudrais, avant de commencer, remercier :
Monsieur Vincent BROST, Maître de Conférence à l’Université de Bourgogne pour son aide
précieuse, ses conseils quotidiens et son soutien sans faille dans les moments difficiles. Sans lui, ce
travail n’aurait tout simplement jamais été possible ;
Madame Fan YANG, Professeur à l’Université de Bourgogne, ma directrice de thèse, pour ses qualités
humaines et qui m’a toujours soutenu et conseillé pendant ces années ;
Monsieur Frédéric MORAIN-NICOLIER, Professeur à l’Université de Reims qui m’a fait l’honneur
de présider le jury de cette thèse ;
Madame Ruan SU, Professeur à l’Université de Rouan, qui a marqué son intérêt pour mon travail en
acceptant d’être membre du jury ;
Monsieur Sarifuddin MADENDA, Professeur à l’Université de Gunadarma, qui a accepté d’évaluer le
travail de cette thèse ;
Mes collègues et amis du laboratoire LE2I qui ont contribué au bon déroulement de cette thèse.

Table des matières
Introduction ………………………………………………………………………………. 1
Chapitre I Traitement d’images en temps réel & Algorithme Architecture Adéquation 5
I.1 Chaîne de traitement d’images ……………………………………. 6
I.1.1 – Traitement d’images avec trois niveaux d’abstraction …… 6
I.1.2 – Traitement d’images en temps réel ………………………. 8
I.2 Architectures dédiées aux implantations matérielles et/ou logicielles
des algorithmes du traitement du signal et de l’image ……………. 9
I.2.1 – Rétine artificielles et Caméras intelligentes ……………… 9
I.2.2 – Processeurs généralistes (GPP : General Purpose Processor) 11
I.2.3 – Architectures parallélisés (DSP : Digital Signal Processor) 13
I.2.4 – Circuits programmables (FPGA : Field Programmable Gate
Array) …………………………………………………….. 14
I.2.5 – Circuits intégrés spécifiques (ASIC : Application Specific
Integrated Circuit) ………………………………………….. 16
I.2.6 – Le stockage et le transfert des images ……………………. 17
I.3. Implantations matérielles et/ou logicielles des algorithmes de
traitement du signal et de l’image …………………………………. 18
I.3.1 – Evaluation des systèmes de base …………………………. 18
I.3.2 – Description des techniques avancées ……………………... 21
I.4. Prototypage rapide des systèmes embarqués ………………………….. 26
I.4.1 – Conception des Systèmes Embarqués ……………………. 26
I.4.2 – Outils Hardware/Software codesign ……………………… 27
Chapitre II Prototypage rapide pour l’implantation des algorithmes de traitement du
signal et de l’image sur FPGA ……………………………………………… 31
II.1. Cadre de notre travail ……………………………………………… 31
II.2. Prototypage rapide pour l’implantation des algorithmes de
traitement du signal et de l’image sur FPGA ………………………. 32
II.2.1 – Flot de conception classique sur FPGA …………………… 32
II.2.2 – Quelques langages de programmation du FPGA …………. 33
II.2.3 – Quelques outils récents de programmation des FPGA ……. 35
II.2.4 – Discussions sur les outils de la programmation du FPGA …. 38
II.3. Technologie avancée de compilation : environnement Trimaran …… 40
II.3.1 – Organisation de l’environnement Trimaran ………………… 40
II.3.2 – Présentation du compilateur OpenIMPACT ……………….. 42