Circuits séquentiels

Circuits s´equentiels M´emoire Structure de l’ordi
Architecture des ordinateurs
Cours 3
15 octobre 2012
Archi 1/30
Circuits s´equentiels M´emoire Structure de l’ordi
Circuits s´equentiels
Archi 2/30
Circuits s´equentiels M´emoire Structure de l’ordi
Circuit `a m´emoire
Comment fabriquer une guirlande cyclique ? Les lampes color´ees
doivent s’allumer, chacune `a leur tour, de fa¸con cyclique.
MEM
INC DEC
! ! ! irr´ealisable avec
un circuit combinatoire
Archi 3/30
Circuits s´equentiels M´emoire Structure de l’ordi
Principe d’un circuit s´equentiel
On suppose que le temps est discret : on peut le d´ecouper
suivant les instants 0, 1, 2, ..., n, n+1, ...
Q
0
0
0
1
1
0
1
1
A
A
A
A
0
1
0
0
Q
Q
Q
>1
>1
>1
>1
1
AQ
AQ
AQAQ
1
1
0
0
0
0
1
0
0
0
1
>1
>1
>1>1
A Q Q0
0 0 1
0 1 0
1 0 0
1 1 0
A Q0
0Q
1 0
Archi 4/30

Circuits s´equentiels M´emoire Structure de l’ordi
Bascule RS : ´etats stables
Pour R=S= 0, 2 ´etats stables possibles :
Q= 0 et Q= 1 (´etat 0)
Q= 1 et Q= 0 (´etat 1)
R
NON−OUAB
0
10
0
01
11
1
0
0
0
0
0
0
0
1
10
0
0
0
1
1
Q
Q
Q
Q
S
R
S
>1>1
>1>1
Archi 5/30
Circuits s´equentiels M´emoire Structure de l’ordi
Bascule RS : activation
SET : S= 1 et R= 0 ⇒Q= 1 et Q= 0 (´etat 1)
RESET : S= 0 et R= 1 ⇒Q= 0 et Q= 1 (´etat 0)
S= 1 et R= 1 : ambigu¨ıt´e
>1>1
>1>1
R
NON−OUAB
0
10
0
01
11
1
0
0
0
0
01 0
1
0
1
1
0
1
1
0
QQ
QQ
R
S S
Archi 6/30
Circuits s´equentiels M´emoire Structure de l’ordi
Bascule RS : table de v´erit´e
>1
>1
S
Q
Q
R
S R Q Q Q0Q0
0 0 0 0 X X
0 0 0 1 0 1
0 0 1 0 1 0
0 0 1 1 X X
0 1 0 0 X X
0 1 0 1 0 1
0 1 1 0 0 1
0 1 1 1 X X
1 0 0 0 X X
1 0 0 1 1 0
1 0 1 0 1 0
1 0 1 1 X X
1 1 0 0 X X
1 1 0 1 0 0
1 1 1 0 0 0
1 1 1 1 X X
Archi 7/30
Circuits s´equentiels M´emoire Structure de l’ordi
Bascule RS : R´esum´e
S R Q Q
0 0 Q Q Sorties inchang´ees
0 1 0 1 RESET : remise `a 0
1 0 1 0 SET : mise `a 1
1 1 0 0 non utilis´e
La bascule RS m´emorise la valeur des entr´ees : sa sortie d´epend
de la derni`ere entr´ee mise `a 1 (R ou S).
t
R
S
Q ?
Archi 8/30

Circuits s´equentiels M´emoire Structure de l’ordi
Horloge
Bascule = composant asynchrone : la sortie change
“rapidement” apr`es modification des entr´ees
Syst`eme synchrone : les valeurs sur le circuit ne peuvent
ˆetre modifi´ees qu’`a certains moments (temps discret),
suivant le rythme d’une horloge globale
Horloge = signal p´eriodique
Fr´equence d’horloge = inverse de la p´eriode
g´en´eralement entre 1 et 500 MHz ⇒cycle de 1000 `a 2 ns
Front montant
t
H
Cycle (periode) Front descendantNiveau bas
Niveau haut
Archi 9/30
Circuits s´equentiels M´emoire Structure de l’ordi
Bascule RS + Horloge = RSH
R
Q
Q
S
SnRnQn+1
0 0 Qn
0 1 0
1 0 1
1 1 ?
Snet Rn: ´etats des entr´ees `a l’instant t=n
Qn+1 : sortie au prochain cycle d’horloge (instant t=n+ 1)
B´ Equation : Qn+1 =S+RQn
Archi 10/30
Circuits s´equentiels M´emoire Structure de l’ordi
Bascule RSH : latch vs. flip-flop
Bascule RSH latch
Activation sur niveau
haut d’horloge
t
S
R
H
Q
Bascule RSH flip-flop
Activation sur front
montant d’horloge
t
S
R
H
Q
Archi 11/30
Circuits s´equentiels M´emoire Structure de l’ordi
Bascule JK
R
Q
Q
Q
J
K
Q
S
JnKnQnQnS R Qn+1
0 0 0 1 0 0 0
0 0 1 0 0 0 1
0 1 0 1 0 0 0
0 1 1 0 0 1 0
1 0 0 1 1 0 1
1 0 1 0 0 0 1
1 1 0 1 1 0 1
1 1 1 0 0 1 0
JnKnQn+1
0 0 Qn
0 1 0
1 0 1
1 1 Qn
B´ Equation : Qn+1 =JnQn+KnQn
Archi 12/30

Circuits s´equentiels M´emoire Structure de l’ordi
Bascule D (flip-flop)
DnQn+1
0 0
1 1
DQ
Q
Q
Q
B´ Equation : Qn+1 =Dn
Ht
D
Q
Archi 13/30
Circuits s´equentiels M´emoire Structure de l’ordi
R´esum´e (flip-flop)
Bascule RS
SnRnQn+1
0 0 Qn
0 1 0
1 0 1
1 1 ?
Qn+1 =S+RQn
Ck
R
Q
Q
S
Bascule JK
JnKnQn+1
0 0 Qn
0 1 0
1 0 1
1 1 Qn
Qn+1 =JnQn+KnQn
Ck Q
Q
J
K
Bascule D
DnQn+1
0 0
1 1
Qn+1 =Dn
Ck
Q
Q
D
latch : sans le B
Archi 14/30
Circuits s´equentiels M´emoire Structure de l’ordi
R´ealisation de la guirlande cyclique
DQ
Ck
DQ
Ck
DEC
MEM
H
t
H
Raz
INC
Archi 15/30
Circuits s´equentiels M´emoire Structure de l’ordi
M´emoire
Archi 16/30

Circuits s´equentiels M´emoire Structure de l’ordi
Registres
Registre : emplacement de m´emoire interne au processeur ;
m´emoire au temps d’acc`es tr`es rapide
mais dont le coˆut de fabrication est tr`es ´elev´e car l’espace
dans un microprocesseur est limit´e.
taille variable entre les processeurs,
le plus souvent des registres 32 bits,
r´ecemment, apparition de registres 64 bits.
D
1 3
D
2
D
Q
Q D
Q
Q D
Q
Q D
Q
Q
D D
S S SS0 1 2 3
0
Clk
Archi 17/30
Circuits s´equentiels M´emoire Structure de l’ordi
Diagramme d’une m´emoire adressable 4×3
D
Ck
QD
Ck
QD
Ck
Q
D
Ck
QD
Ck
QD
Ck
Q
D
Ck
QD
Ck
QD
Ck
Q
D
Ck
QD
Ck
QD
Ck
Q
porte
I
I
I
2
1
0
OE
RD
CS
A
A
O
O
O
2
1
0
Activation de la sortie: CS.RD.OE
1
0
d’écriture
sélection
ligne de
du mot 3
ligne de
du mot 1
du mot 0
ligne de
ligne de
du mot 2
sélection
sélection
sélection
interrupteurs
Mot 0, adresse: 00
Mot 1, adresse: 01
Mot 2, adresse: 10
Mot 3, adresse: 11
Archi 18/30
Circuits s´equentiels M´emoire Structure de l’ordi
Organisation de la m´emoire
2 exemples d’organisation d’une m´emoire 26= 64 octets :
en 2 temps
DEC
sur 6 bits
Adresse
64x6
DMUX
8x3
MUX 8x3
octet lu
octet lu sur 4 bits
Adresse
transmise
Archi 19/30
Circuits s´equentiels M´emoire Structure de l’ordi
M´emoires RAM (Random Access Memory)
RAM = m´emoire vive = m´emoire syst`eme = m´emoire volatile
rapidit´e d’acc`es : essentielle pour fournir rapidement les
donn´ees au processeur.
volatilit´e : les donn´ees sont perdues d`es que l’ordinateur
cesse d’ˆetre aliment´e en ´electricit´e.
SRAM (Static RAM) :
utilise des bascules pour m´emoriser l’info ;
tr`es rapide mais coˆuteux en composants ;
temps d’acc`es : de l’ordre de 1 ns ;
utilis´ee pour le cache, par exemple.
DRAM (Dynamic RAM) :
utilise des charges de condensateurs (plus ´economique) ;
moins rapide que la SRAM, n´ecessite des rafraˆıchissements ;
temps d’acc`es : de l’ordre de 10 ns ;
utilis´ee pour la m´emoire principale.
Archi 20/30