Technologie des circuits intégrés

Technologie des circuits intégrés
1. Classification
SSI :
Single Scale of Integration
Intégration à petite échelle
Le nombre de porte est inférieur à 10
MSI :
Middle Scale of Integration
Intégration à moyenne échelle
Le nombre de porte est comprit entre 10 et 100
LSI :
Large Scale of Integration
Intégration à grande échelle
Le nombre de porte est compris entre 100 et 1000
VLSI :
Very Large of Integration
Intégration à grande échelle
Le nombre de porte est supérieur à 1000 voir plus de 1000000 pour les circuits mémoires
2. Les familles logiques
TTL :
Transistor Transistor Logic
Logique tout transistor, en entrée comme en sortie
Elle utilise des transistors bipolaires NPN et PNP
ECL :
Emiter Coupled Logic
Logique a couplage d’émetteur
Cette logique est non saturé est utilise également les transistors bipolaires
CMOS :
Complementary MOS
Logique utilisant des transistors NMOS et PMOS
On note de se fait qu’il n’y a aucun courant d’entrée
3. La famille TTL
Série N :
Normal
74xx
7400 : 4 portes NAND à deux entrées
Série L : Low Power
Basse puissance
74Lxx
10mW 10ns
2mW 15ns
Série S :
Schottky
74Sxx
20mW 3ns
Utilise des diodes Schottky, beaucoup plus rapide et consomme plus
Série LS :
Low Power Schottky
Série ALS :
Advenced Low Power Schottky 74ALSxx
1.2mW 4ns
Série AS :
Advenced Shottky
8.5mW 1.5ms
74LSxx
74ASxx
2mW 10ns
Série F :Fairchild Advenced Schottky TTL
Facteur de mérite :
P:
Tpd :
74Fxx
5.5mW 3ns
F = P x tpd
puissance par porte
temps de propagation
4. Les familles ECL
ECL10K 10101
Porte Ou et Non Ou
A chaque fois on a les sorties complémentées
ECL10KH
High Speed
10H101
MECL III
Motorola ECL 3 générations
ECL100K – 100136 compteur binaire 4 bits
5. Famille CMOS
La technologie CMOS ne consomme rien, sauf lors d’un changement d’état, la puissance varie en
fonction de la vitesse de commutation
Ne Jamais Laisser Une ENTREE en L’AIR, même si elle N’EST PAS UTILISER
Les premiers processeurs sont en CMOS
Série normale : 40xx
Série HCMOS : High Speed : Technologie CMOS plus rapide
Série 74HC :
74HC xx
Circuit qui remplace la technologie TTL 74LS
Série 74HCT :
74HCT
Technologie CMOS compatible avec la TTL
Série 74AHC :
Advenced High Speed CMOS
6. Caractéristique électrique
a. Tension d’alimentation
En TTL :
Vcc : Voltage Commun Collecteur
5v +/- 5%
Série Militaire : 54xx : Vcc
5v +/- 10%
En CMOS :
Vdd : Voltage Commun Drain
CMOS 40xx :
HCMOS :
HCT :
Vdd de 3v à 15v
Vdd de 2v à 6v
Vdd 5v +/- 10%
En ECL :
Vee : Voltage Commun Emetteur
-5.2v
b. Découplage des alimentations
Il est nécessaire d’ajouter un condensateur de découplage de type plastique de 100nF, à placer
au plus près des circuits intégré.
A partir d’une dizaine de circuit intégré il faut découpler la carte avec un condensateur de type
électrolytique d’environ 10µF
c. Tension d’entrée et de sortie aux niveaux haut et bas
Entrée Niveau Bas :
VILmax : Voltage Imput Low Logic Level (Valeur maximale)
CMOS :
30% de VDD
TTL :
0.8v
Entrée Niveau Haut :
VIHmin : Voltage Imput High Logic Level (Valeur minimale)
CMOS :
70%VDD
TTL :
2v
Sortie Niveau Bas :
VOLmax : Voltage Output Low Logic Level
CMOS :
ε = 100mV
TTL :
0.4v
Sortie Niveau Haut :
VOHmin : Voltage Output High Logic Level
CMOS :
VDD – ε
TTL :
2.4v
L’immunité au bruit ces la différence entre la tension délivré par une sortie et la tension nécessaire
au bon fonctionnement d’une entrée.
En TTL :
La marge de bruit est pour un niveau logique haut
VOHMIN – VIHMIN = 2.4 - 0.4 = 2v
La marge de bruit est pour un niveau logique bas
VILMAX – VOLMAX = 0.8 – 0.4 = 0.4v
En CMOS :
La marge de bruit pour un niveau logique haut
VOHMIN – VIHMIN = (VDD – ε) – (70% VDD) = 1.5v
La marge de bruit pour un niveau logique bas
VILMAX – VOLMAX = (30% VDD) – ε = 1.5v
On constate que c’est la CMOS qui présente la meilleure immunité au bruit
d. Courant d’entrée et de sortie au niveau haut et bas
-1.6mA : lire moins de 1.6mA
Entrée Niveau Bas :
IIL :
Courant d’entrée au niveau logique bas (Valeur maximale)
CMOS :
0
TTL :
-1.6mA
TTL LS :
-0.4mA
Entrée Niveau Haut :
IIH :
Courant d’entrée au niveau logique haut (Valeur minimale)
CMOS :
0
TTL :
40µA
TTL LS :
20µA
Sortie Niveau Bas :
IOL :
Courant de sortie au niveau logique bas (Valeur maximale)
CMOS :
Varie en fonction de VDD : VDD = 5v alors 400µA
TTL :
16mA
TTL LS :
8mA
Sortie Niveau Haut :
IOH :
Courant de sortie au niveau logique haut (Valeur minimale)
CMOS :
400µA pour VDD = 5v
TTL :
400µA
TTL LS :
400µA
e. Tableau de valeur
Famille
74 LS
74 HC
5v
5v 2v à 6v
5%
5%
74 HCT 74 AHC
5v 2v à 6v
74 ALS
5v
74 LV
5v 1 à 3,6v
10%
Entrée
10%
VIH Valeur minimal v
3,5
2
2
3,5
2
3,85
2
2
2
VIL Valeur maximal v
1,5
0,8
0,8
1
0,8
1,65
0,8
0,8
0,8
Sortie
10%
74 AS
VOH Valeur minimal v
4,95
2,4
2,7
4,9
3,7
3,8
2,7
2,7
3,1
VOL Valeur maximal v
0,05
0,4
0,4
0,1
0,33
0,44
0,4
0,4
0,4
Entrée
3v à
15v
74 STD
IIH Valeur minimal A
1µ
40µ
20µ
1µ
1µ
1µ
2m
100µ
1µ
IIL Valeur maximal A
_1µ
_1,6m
_400µ
_1µ
_1µ
_1µ
_2m
_100µ
1µ
Sortie
Alimentation v
CMOS
IOH Valeur minimal A
_360µ
_400µ
_400µ
_4m
_4m
_8m
_2m
_400µ
_6m
IOL Valeur maximal A
360µ
16m
8m
4m
4m
20m
4m
8m
8m
Disipation 100kHz W
0,1m
10m
2m
0,17m
0,17m
0,06m
8,5m
1m
TPHL, TPLH s
105ns
10ns
10ns
8ns
8ns
3,7ns
1,5ns
4ns
15ns
f.
L’entrance et la sortance
On appel entrance l’unité d’intensité de courant électrique nécessaire au bon fonctionnement d’une
entrée
Anglais : FAN IN
Convention :
En TTL : Niveau Bas : -1.6mA
Niveau Haut : 40µA
On appel sortance le nombre d’entrée ayant une entrance de 1 que l’on peut raccorder au maximum
à une sortie.
Sortance :
Sortance :
TTL : 1.6/1.6 => 10 à l’état bas et à l’état haut
TTL LS : 20 à l’état bas et à l’état haut
On peut remarquer qu’il est préférable d’utiliser pour comprendre une charge extérieure à l’état bas
et par rapport à l’état haut.
Le premier montage est recommandé
IOL : 16mA tandis que le montage deux, IOH : 0.4mA
g. Résistance de tirage et résistance de rappel
Soit les deux montages suivant
Pour la 74 STD : TTL standard
R=
VIL
0.8
=
= 500Ω
I IL 1.6mA
R' =
VCC − VIH
3
=
= 75 K Ω
I IH
40 µA
Typiquement : en 74 STD on prendra 470ohm dans le cas du montage 1, et 4.7kohm dans le
cas du montage 2.
Pour la 74 LS
R=
VIL
0.8
=
= 2k Ω
I IL 0.4mA
R' =
VCC − VIH
3
=
= 150 K Ω
20 µA
I IH
Typiquement : en 74 LS on prendra 1.8kohm dans le cas du montage 1, et 10kohm dans le cas
du montage 2.
Pour la technologie, on rappelle l’absence de courant d’entrée, dans les deux cas on emploi :
100kohm
7. Porte NON – Et en TTL
a. Le système avec sortie totem pole
Dans le cas ou E1 = E2 = 0v
T1 : conduit : ICSAT = 0 donc T1 est saturé
VB2 : E1 + 0.2v => T2 bloqué
T3 : bloqué
T4 conduit donc Vs est relié à Vcc par l’intermédiaire de D, T4, R4
Dans le cas ou E1 = E2 = Vcc
T1 est bloqué, mais il se comporte comme une jonction basse – collecteur ce qui a effet de faire
conduire t2 et T3
VBE4 = VBE3+VCESAT2 :> VBE4 = 0
Donc T4 est bloqué.
b. La sortie 3 états
Grâce à ce type de sortie on dispose de trois états de sortie : Niveau haut, niveau bas, et haute
impédance. Cette fonction disponible grâce à la commande : OE, permet de désactivé le niveau haut
et bas, la sortie, et donc en l’air (impédance très grande). Permet le multiplexage, ou la mise en
parallèle de circuit en utilisant, un seul et unique fil, ou bus de donnée.
c. Sortie, collecteur ouvert
Le collecteur du transistor est en l’air, il est nécessaire de coder en tentions le niveau haut avec une
résistance de tirage.
On peut réaliser un ET câblé, en effet ci un des transistors viendrait à conduire, la sortie serai la
tension VCESAT du transistor.
8. Interconnections
a. Connections entre TTL et CMOS (5v)
SORTIE TTL
•
•
•
•
VOL : 0.4v
VOH : 2.4v
IOL : 16mA
IOH : 400µA
ENTREE CMOS
•
•
•
•
VIL : 30% VDD = 1.5v
VIH : 70% VDD = 3.5v
IIL : 0mA
IIH : 0mA
POSIBILITE
•
•
•
•
Possible
Impossible
Possible
Possible
Il faut placer une résistance de tirage de 4.7kohm, à Vcc.
b. Connections entre CMOS et TTL (5v)
SORTIE CMOS
•
•
•
•
VOL : E = 100mV
VOH : Vcc – E : 4.9v
IOL : 400µA
IOH : 400µA
ENTREE TTL
•
•
•
•
VIL : 0.8v
VIH : 2v
IIL : 1.6mA
IIH : 40µA
Le raccordement direct est possible
c. Connections TTL : 5v et CMOS : 12v
POSIBILITE
•
•
•
•
Possible
Possible
Possible
Possible
SORTIE TTL (sous 5v)
•
•
•
•
VOL : 0.4v
VOH : 2.4v
IOL : 16mA
IOH : 400µA
ENTREE CMOS (sous 12v)
•
•
•
•
VIL : 3.6v
VIH : 8.4v
IIL : 0mA
IIH : 0µA
POSIBILITE
•
•
•
•
Possible
Impossible
Possible
Possible
Il faut une résistance de 10kohm, relié à 12v
d. Connexion CMOS 12v et TTL 5v
SORTIE CMOS (sous 12v)
•
•
•
•
VOL : E = 100mV
VOH : Vdd – E : 11.9v
IOL : 4mA
IOH : 4mA
Schéma
ENTREE TTL (sous 5v)
•
•
•
•
VIL : 0.8v
VIH : 2v
IIL : 1.6mA
IIH : 40µA
POSSIBILITE
•
•
•
•
Possible
Impossible
Possible
Possible