CHAPITRE I La chaîne d`acquisition - restitution
publicité
CHAPITRE I La chaîne d’acquisition - restitution Micro E n ce in te Filtre Passe Bas A mplificateu r E c h a n tillo n n eu r D isq u e L a se r Bloqueur F iltr e p asse b a s 1 10 0 1 1 1 1 1 0 1 0 1 1 1 1 C on version A nalogiqu e Num ériq ue Acquisition Conversion N umériqu e A nalogiq ue Stockage Restitution Olivier FRANÇAIS, 2000 Structure de la chaîne d’acquisition ESIEE SOMMAIRE La chaîne d’acquisition - restitution I PRINCIPE.......................................................................................................................................................................3 I.1 CAPTEUR ....................................................................................................................................................................3 I.2 AMPLIFICATEUR DE SIGNAL ........................................................................................................................................3 I.3 FILTRE D’ENTRÉE .......................................................................................................................................................3 I.4 L’ÉCHANTILLONNEUR ................................................................................................................................................3 I.4 LE CONVERTISSEUR ANALOGIQUE NUMÉRIQUE (CAN)...............................................................................................4 I.5 LA ZONE DE STOCKAGE...............................................................................................................................................4 I.6 LE CONVERTISSEUR NUMÉRIQUE ANALOGIQUE (CNA)...............................................................................................4 I.7 LE FILTRE DE SORTIE ..................................................................................................................................................4 I.8 AMPLIFICATEUR DE PUISSANCE ..................................................................................................................................4 I.9 PERFORMANCES GLOBALE ..........................................................................................................................................4 II ACQUISITION DE PLUSIEURS GRANDEURS .....................................................................................................5 II.1 ACQUISITION SÉQUENTIELLE DÉCALÉE......................................................................................................................5 II.2 ACQUISITION SÉQUENTIELLE SIMULTANÉE ................................................................................................................5 II.3 ACQUISITION PARALLÈLE ..........................................................................................................................................6 Acquisition de données I.2 Structure de la chaîne d’acquisition ESIEE Structure d’une chaîne d’acquisition numérique I Principe Une chaîne d’acquisition numérique peut se représenter selon la figure suivante : Capteur Amplificateur de signal Filtrage (Fc) Echantillonneur Bloqueur (Te; Fe) CAN n bits 001 100 110 ... Figure 1: Structure de l’acquisition numérique Elle est souvent associée à une chaîne de restitution : 001 100 110 ... CNA n bits Filtrage (Fc) Amplificateur de puissance Sortie Figure 2: Structure dela chaîne de restitution On peut définir très simplement le rôle de chacun des éléments. I.1 Capteur Il est l’interface entre le monde physique et le monde électrique. Il va délivrer un signal électrique image du phénomène physique que l’on souhaite numériser. Il est toujours associé à un circuit de mise en forme. I.2 Amplificateur de signal Cette étape permet d’adapter le niveau du signal issu du capteur à la chaîne globale d’acquisition. I.3 Filtre d’entrée Ce filtre est communément appelé filtre anti-repliement. Son rôle est de limiter le contenu spectral du signal aux fréquences qui nous intéressent. Ainsi il élimine les parasites. C’est un filtre passe bas que l’on caractérise par sa fréquence de coupure et son ordre. I.4 L’échantillonneur Son rôle est de prélever à chaque période d’échantillonnage (Te) la valeur du signal. On l’associe de manière quasi-systématique à un bloqueur. Le bloqueur va figer l’échantillon pendant Acquisition de données I.3 Structure de la chaîne d’acquisition ESIEE le temps nécessaire à la conversion. Ainsi durant la phase de numérisation, la valeur de la tension de l’échantillon reste constante assurant une conversion aussi juste que possible. On parle d’échantillonneur bloqueur. I.5 Le convertisseur analogique numérique (CAN) Il transforme la tension de l’échantillon (analogique) en un code binaire (numérique). I.6 La zone de stockage Elle peut être un support de traitement (DSP, ordinateur), un élément de sauvegarde (RAM, Disque dur) ou encore une transmission vers un récepteur situé plus loin. I.7 Le convertisseur numérique analogique (CNA) Il effectue l’opération inverse du CAN, il assure le passage du numérique vers l’analogique en restituant une tension proportionnelle au code numérique. I.8 Le filtre de sortie Son rôle est de « lisser » le signal de sortie pour ne restituer que le signal utile. Il a les mêmes caractéristiques que le filtre d’entrée. I.9 Amplificateur de puissance Il adapte la sortie du filtre à la charge. I.10 Performances globale I.10.1 Fréquence de fonctionnement On peut définir la vitesse limite d’acquisition. Elle va dépendre du temps pris pour effectuer les opérations de : - Echantillonnage Tech - Conversion Tconv - Stockage Tstock Ainsi la somme de ces trois temps définit le temps minimum d’acquisition et donc la fréquence maximum de fonctionnement de la chaîne : 1 Tacq = Tech + Tconv + Tstock soit Fmax = Tech + Tconv + Tstock I.10.2 Résolution de la chaîne La numérisation d’un signal génère un code binaire sur N bits. On obtient donc une précision de numérisation de 1 2 N % . Il faut donc que tous les éléments de la chaîne de conversion aient au moins cette précision. On leur demande en général une résolution absolue de (0.5* 1 2 N % ). Acquisition de données I.4 Structure de la chaîne d’acquisition ESIEE II Acquisition de plusieurs grandeurs Dans le cadre d’une chaîne d’acquisition traitant plusieurs capteurs (N) vers une même zone de stockage, il existe différentes structures qui différent en terme de performances et de coût. N Capteurs ⇒ 1 zone de stockage (traitement) numérique II.1 Acquisition séquentielle décalée Elle se base sur l’utilisation en amont d’un multiplexeur qui va orienter un capteur vers la chaîne unique d’acquisition : V1 V2 n E/B VN CAN Mux Séquenceur Figure 3: Structure séquentielle décalée L’avantage de cette structure est bien évidemment son côté économique. Par contre il y a un décalage dans le temps des acquisitions. On réservera donc cette structure ne nécessitant pas une synchronisation entre les données numérisées. De plus le temps d’acquisition complet est à priori élevé car proportionnel au nombre de capteur. II.2 Acquisition séquentielle simultanée De manière à avoir des acquisitions « synchrones », on utilise la même structure que précédemment mais en utilisant des Echantillonneurs Bloqueurs (E/B) en amont du multiplexeur. On est dans une situation d’E/B en tête. V1 V2 E/B n E/B CAN VN E/B Mux Séquenceur Figure 4: Structure séquentielle simultannée La prise des échantillons s’effectue au même instant, la conversion est effectuée de manière progressive. Cela signifie que les E/B assurent un maintien de l’échantillon durant les N acquisitions sans introduire de pertes supérieures à la résolution du CAN. Son coût est moyen. Acquisition de données I.5 Structure de la chaîne d’acquisition ESIEE II.3 Acquisition parallèle C’est la structure la plus complète puisqu’elle consiste à disposer N chaînes d’acquisition en parallèle et de les connecter sur un bus de données commun. V1 V2 VN n E/B CAN n E/B E/B CAN n n CAN Figure 5: Structure parallèle Avec cette structure, il est possible d’effectuer en même temps l’acquisition d’une donnée pendant que l’on en stocke une autre. De même, toutes les conversions peuvent être simultanées, le stockage s’effectuant après. Cela permet un gain de temps sur l’acquisition complète. Mais elle est coûteuse. Acquisition de données I.6 CHAPITRE II Capteurs et électronique associée Olivier Français, 2000 Capteurs et électronique associée ESIEE - Olivier Français SOMMAIRE I DÉFINITIONS .................................................................................................................................................... 3 I.1 MESURANDE ................................................................................................................................................... 3 I.2 CAPTEUR......................................................................................................................................................... 3 I.3 CHAÎNE DE MESURE ........................................................................................................................................ 4 I.4 TYPES DE GRANDEUR PHYSIQUE ..................................................................................................................... 4 II CLASSIFICATION DES CAPTEURS............................................................................................................ 5 II.1 CAPTEURS PASSIFS......................................................................................................................................... 5 II.2 CAPTEURS ACTIFS .......................................................................................................................................... 5 III PERFORMANCES D’UN CAPTEUR : DÉFINITION MÉTROLOGIQUE ............................................ 7 III.1 ETENDUE DE LA MESURE .............................................................................................................................. 7 III.1.1 Zone nominale d’emploi ....................................................................................................................... 7 III.1.2 Zone de non-détérioration .................................................................................................................... 7 III.1.3 Zone de non-destruction ....................................................................................................................... 7 III.2 RÉSOLUTION................................................................................................................................................. 7 III.3 CARACTÉRISTIQUE D’ENTRÉE-SORTIE D’UN CAPTEUR .................................................................................. 7 III.4 SENSIBILITÉ .................................................................................................................................................. 8 III.5 FINESSE ........................................................................................................................................................ 8 III.6 LINÉARITÉ .................................................................................................................................................... 8 III.7 CARACTÉRISTIQUES STATISTIQUES D’UN CAPTEUR ...................................................................................... 9 III.8.1 Fidélité.................................................................................................................................................. 9 III.8.2 Justesse ................................................................................................................................................. 9 III.8.3 Précision............................................................................................................................................... 9 III.8 RAPIDITÉ ...................................................................................................................................................... 9 IV CONDITIONNEUR ASSOCIÉ .................................................................................................................... 10 IV.1 CAPTEURS ACTIFS ...................................................................................................................................... 10 IV.1.1 Capteur source de tension : ................................................................................................................ 10 IV.1.2 Capteur source de courant : ............................................................................................................... 10 IV.1.3 Capteur source de charge................................................................................................................... 11 IV.2 CAPTEURS PASSIFS ..................................................................................................................................... 11 IV.2.1 Montage potentiométrique.................................................................................................................. 11 IV.2.2 Montage en pont ................................................................................................................................. 13 IV.2.3 Montage oscillant ............................................................................................................................... 14 Acquisition de données II.2 Capteurs et électronique associée ESIEE - Olivier Français Les capteurs Lorsque l’on souhaite traduire une grandeur physique en une autre grandeur, on fait appel à ce que l’on nomme classiquement « capteur ». Son rôle est de donner une image interprétable d’un phénomène physique de manière à pouvoir l’intégrer dans un processus plus vaste. Ainsi, un capteur de température au sein d’un micro-processeur s’intègre dans le processus de stabilisation en température du composant de manière à assurer son bon fonctionnement. De cette mesure va dépendre la vitesse de rotation du ventilateur ou la commande en courant d’un module à effet Peltier. I Définitions I.1 Mesurande C’est la grandeur physique que l’on souhaite connaître. I.2 Capteur C’est l’élément qui va permettre sous l’effet du mesurande d’en délivrer une image exploitable (signal électrique par exemple). On parle aussi de transducteur, la grandeur physique d’entrée (le mesurande) étant transformée en une autre grandeur physique de sortie ou en un signal électrique. Figure 1 : principe d’un capteur Généralement, on obtient une grandeur de sortie du type électrique. Elle peut être soit : - une charge, - une tension, - un courant, - une impédance ( R, L, C). Acquisition de données II.3 Capteurs et électronique associée ESIEE - Olivier Français I.3 Chaîne de mesure Pour obtenir une image d’une grandeur physique, on fait appel à une chaîne de mesure qui peut faire intervenir plusieurs phénomènes différents. Par exemple, la mesure d’un débit peut se faire en plusieurs étapes : - transformation du débit en une pression différentielle, transformation de la pression différentielle en la déformation mécanique d’une membrane, transformation de la déformation mécanique en une grandeur électrique (à l’aide d’un piézo-électrique) via un circuit électronique associé. L’ensemble de ces étapes constitue la chaîne de mesure. mesurande primaire mesurande secondaire Corps d'épreuve grandeur électrique Capteur intermédaire Signal électrique Conditionneur CHAINE DE MESURE Figure 2 : constitution d’une chaîne de mesure classique De manière classique la sortie d’une chaîne de mesure est du type électrique. Si la chaîne de mesure fait intervenir plusieurs transducteurs, on appelle corps d’épreuve celui en contact direct avec le mesurande. Le dernier transducteur est associé à un conditionneur qui fournit la grandeur électrique de sortie de manière exploitable. Le choix de ce conditionneur est une étape importante dans le cadre de la chaîne de mesure car, associé au capteur, il détermine la nature finale du signal électrique et va influencer les performances de la mesure. I.4 Types de grandeur physique On peut classer les grandeurs physiques en 6 familles, chaque capteur s’associant à l’une de ces 6 familles : - Mécanique : déplacement, force, masse, débit etc… - Thermique : température, capacité thermique, flux thermique etc... - Electrique : courant, tension, charge, impédance, diélectrique etc… - Magnétique : champ magnétique, perméabilité, moment magnétique etc… - Radiatif : lumière visible, rayons X, micro-ondes etc... - (Bio)Chimique : humidité, gaz, sucre, hormone etc… Acquisition de données II.4 Capteurs et électronique associée ESIEE - Olivier Français II Classification des capteurs On classifie les capteurs en deux grandes familles en fonction de la caractéristique électrique de la grandeur de sortie. Cette classification influe sur le conditionneur qui lui est associé. II.1 Capteurs passifs Le capteur se comporte en sortie comme un dipôle passif qui peut être résistif, capacitif ou inductif. Le tableau ci-dessous résume, en fonction du mesurande, les effets utilisés pour réaliser la mesure. MESURANDE Température Très basse température Flux optique Déformation EFFET UTILISE (Grandeur de sortie) Résistivité Position Cste diélectrique Résistivité Résistivité Perméabilité Résistivité Humidité Résistivité MATERIAUX Platine, nickel, cuivre, semiconducteurs Verre Semi-conducteurs Alliages nickel Alliages ferromagnétiques Magnétorésistances : Bismuth, antimoine d’indium Chlorure de lithium II.2 Capteurs actifs Dans ce cas, la sortie du capteur est équivalente à un générateur. C’est un dipôle actif qui peut être du type courant, tension ou charge. Les principes physiques mis en jeu sont présentés ci-dessous. MESURANDE Température Flux optique Force, pression, accélération Position Vitesse EFFET UTILISE Thermoélectricité (thermocouple) Photoémission Pyroélectricité Piézoélectricité Effet Hall Induction GRANDEUR DE SORTIE Tension Courant Charge Charge Tension Tension Précision sur les effets utilisés : Thermoélectricité : c’est le principe de tout thermocouple. C’est un circuit constitué de deux conducteurs de nature chimique différente et dont les jonctions sont à des températures différentes T1 et T2. Il apparaît aux bornes de ce circuit une tension (force électromotrice) liée à la différence de température (T1-T2). Acquisition de données II.5 Capteurs et électronique associée ESIEE - Olivier Français Pyroélectricité : certains cristaux présentent une polarisation électrique proportionnelle à leur température. Ainsi, en absorbant un flux de rayonnement, le cristal pyroélectrique va s’échauffer et ainsi sa polarisation va se modifier entraînant une variation de tension détectable. Figure 3 : Thermoélectricité et pyroélectricité Piézoélectricité : l’application d’une force sur ce type de matériau engendre l’apparition de charges électriques crées par la déformation du matériau. C’est un phénomène réversible. Induction : la variation d’un flux magnétique engendre l’apparition d’une force électromotrice. Figure 4 :Piézoélectricité et induction Photoélectricité : sous l’influence d’un rayonnement lumineux, le matériau libère des charges électriques et celles-ci en fonction du rayonnement. Effet Hall : un semi-conducteur de type parallélépipède rectangle, placé dans une induction B et parcouru par un courant I, voit l’apparition, dans la direction perpendiculaire au courant et à l’induction, d’une différence de potentiel qui a pour expression : U H = K H .I.B.sin θ KH est fonction du matériau, θ est l’angle entre I et B. Figure 5 : Photoélectricité et effet Hall Acquisition de données II.6 Capteurs et électronique associée ESIEE - Olivier Français III Performances d’un capteur : définition métrologique De manière à classer les capteurs en fonction de leurs performances, on est amené à définir des paramètres qui permettent de les sélectionner en fonction de l’application. III.1 Etendue de la mesure Elle définit la zone dans laquelle les caractéristiques du capteur sont assurées par rapport à des spécifications données. On peut classer cette zone en trois familles : III.1.1 Zone nominale d’emploi Zone dans laquelle le mesurande peut évoluer sans modification des caractéristiques du capteur. III.1.2 Zone de non-détérioration Valeurs limites des grandeurs influençant le capteur (mesurande, température environnante, etc…) sans que les caractéristiques du capteur ne soient modifiées après annulation de surcharges éventuelles. III.1.3 Zone de non-destruction Elle définit les limites garantissant la non-destruction du capteur mais dans laquelle il peut y avoir des modifications permanentes des caractéristiques du capteur. III.2 Résolution Elle correspond à la plus petite variation du mesurande que le capteur est susceptible de déceler. III.3 Caractéristique d’entrée-sortie d’un capteur Elle donne la relation d’évolution de la grandeur de sortie en fonction de la grandeur d’entrée. Elle est donnée classiquement par une courbe en régime permanent. Elle ne donne pas d’informations sur les caractéristiques transitoires du capteur. Figure 6 : Exemple de caractéristique d’un capteur d’humidité du type capacitif Acquisition de données II.7 Capteurs et électronique associée ESIEE - Olivier Français III.4 Sensibilité Elle détermine l’évolution de la grandeur de sortie en fonction de la grandeur d’entrée en un point donné. C’est la pente de la tangente à la courbe issue de la caractéristique du capteur. Dans le cas d’un capteur linéaire, la sensibilité du capteur est constante. Sensibilité = d(Grandeur de sortie) d(mesurande) Ptd 'étude Il faut noter que la sensibilité d’un capteur peut être fonction du conditionneur auquel il est associé. Dans l’exemple de la figure 6, la sensibilité moyenne du capteur est de 0.4pF/%H. III.5 Finesse C’est la qualité d’un capteur à ne pas venir modifier par sa présence la grandeur à mesurer. Cela permet d’évaluer l’influence du capteur sur la mesure. On la définit non seulement vis à vis du capteur mais aussi vis à vis de l’environnement d’utilisation du capteur. Par exemple, dans le cas d’une mesure thermique, on cherchera un capteur à faible capacité calorifique vis à vis des grandeurs l’environnant. Finesse et sensibilité sont en général antagonistes. Il peut y avoir un compromis à faire. Pour un capteur d’induction B, un capteur à forte perméabilité sera très sensible, par contre sa présence aura tendance à perturber les lignes de champ et la mesure de l’induction ne sera pas celle sans capteur, d’où une mauvaise finesse. Mais cette erreur peut être évaluée en vue d’une correction post-mesure et ainsi faire abstraction de la présence du capteur. III.6 Linéarité Zone dans laquelle la sensibilité du capteur est indépendante de la valeur du mesurande. Cette zone peut être définie à partir de la définition d’une droite obtenue comme approchant au mieux la caractéristique réelle du capteur, par exemple par la méthode des moindres carrés. On définit à partir de cette droite l’écart de linéarité qui exprime en % l’écart maximal entre la courbe réelle et la droite approchant la courbe. Figure 7 : Exemple de linéarisation de caractéristiques Acquisition de données II.8 Capteurs et électronique associée ESIEE - Olivier Français III.7 Caractéristiques statistiques d’un capteur Ces paramètres permettent de prendre en compte la notion d’erreurs accidentelles qui peuvent survenir sur un capteur. Rappel : soit n mesures effectuées sur un mesurande, on définit à partir de ces n mesures : ∑ mi - la valeur moyenne : m = i n - l’écart type (dispersion des résultats autour de la valeur moyenne) : σ= ∑ (m i − m ) 2 n −1 III.8.1 Fidélité Elle définie la qualité d’un capteur à délivrer une mesure répétitive sans erreurs. L’erreur de fidélité correspond à l’écart type obtenu sur une série de mesures correspondant à un mesurande constant. III.8.2 Justesse C’est l’aptitude d’un capteur à délivrer une réponse proche de la valeur vraie et ceci indépendamment de la notion de fidélité. Elle est liée à la valeur moyenne obtenue sur un grand nombre de mesures par rapport à la valeur réelle. III.8.3 Précision Elle définie l’écart en % que l’on peut obtenir entre la valeur réelle et la valeur obtenue en sortie du capteur. Ainsi un capteur précis aura à la fois une bonne fidélité et une bonne justesse. Fidélité Justesse Précision Figure 8 : Caractéristiques statistiques d’un capteur III.8 Rapidité C’est la qualité d’un capteur à suivre les variations du mesurande. On peut la chiffrer de plusieurs manières : - bande passante du capteur. (à –3 dB par exemple). - Fréquence de résonance du capteur. - Temps de réponse (à x%) à un échelon du mesurande. Acquisition de données II.9 Capteurs et électronique associée ESIEE - Olivier Français IV Conditionneur associé Le conditionnement de la mesure consiste à rendre exploitable la mesure issue du capteur. L’association capteur-conditionneur détermine le signal électrique et ses caractéristiques. On effectue une adaptation de la source du signal à la chaîne de mesure complète. IV.1 Capteurs actifs Le capteur se comporte comme une source. IV.1.1 Capteur source de tension : On peut adopter le modèle suivant pour la sortie du capteur auquel on vient connecter une impédance correspondant à l’impédance d’entrée du conditionneur. Figure 9 : modèle du capteur source de tension On utilisera des dispositifs à forte impédance d’entrée de manière à obtenir une tension en sortie du conditionneur aussi proche que la tension en sortie du capteur. On pourra utiliser un montage suiveur (inverseur ou non), ou un amplificateur différentiel plus classiquement appelé amplificateur d’instrumentation (Voir ci-dessous). Figure 10 : exemple de conditionneur IV.1.2 Capteur source de courant : Dans ce cas, le capteur peut se modéliser par une source de courant avec une impédance en parallèle. Figure 11 : Modèle du capteur type source de courant Figure 12 : convertisseur courant-tension On fait appel dans ce cas à un convertisseur courant-tension de manière à obtenir une tension proportionnelle au courant de sortie du capteur. Acquisition de données II.10 Capteurs et électronique associée ESIEE - Olivier Français IV.1.3 Capteur source de charge Le capteur en tant que générateur présente une impédance interne capacitive. C’est le cas d’un cristal piézo-électrique. Il faut faire attention dans le cas où l’on vient brancher une impédance équivalente résistive à ses bornes. Cette résistance peut engendrer une décharge trop rapide de la capacité empêchant toute mesure. Figure 13 : modèle du capteur type source de charge Dans ce cas, il est préférable d’utiliser un amplificateur de charge dont le principe est présenté ci-dessous. Figure 14 : amplificateur de charge IV.2 Capteurs passifs Ce capteur donne une image du mesurande par l’intermédiaire d’une impédance. On associe donc toujours une source externe de tension ou de courant au capteur. Deux grands principes de conditionneurs peuvent être employés : Montage en pont : on récupère alors une tension proportionnelle au mesurande. Montage oscillant : la fréquence du signal de sortie est modulée par le mesurande. IV.2.1 Montage potentiométrique A/ Cas des résistances On utilise un simple pont diviseur alimenté par une source de tension continue Ve. L’impédance interne de la source (Rs) et l’impédance de l’appareil de mesure (Rd) doivent être prises en compte. Le capteur est modélisé par la résistance Rc. Figure 15 : modèle du montage potentiométrique En négligeant Rs et Rd, on obtient : Rc Vm = Ve Rc + R1 Acquisition de données II.11 Capteurs et électronique associée ESIEE - Olivier Français La relation qui lie la tension de sortie (Vm) au paramètre image du mesurande (Rc) n’est pas linéaire. La sensibilité du montage n’est donc pas constante. On peut néanmoins faire une étude en petites variations du mesurande (étude petit signaux). Ainsi si l’on se place aux petites variations ∆R < Rc + R1 : Rc → Rco + ∆R Vm → Vmo + ∆Vm Alors on obtient : (R1)∆R ∆Vm = Ve (R1 + Rco) 2 C’est une relation linéaire d’où on peut directement extraire la sensibilité du capteur ∆Vm / ∆Rc . Cette sensibilité est maximum pour R1=Rco soit : Ve ∆Vm = ∆R 4R1 Remarque : Cas d’une alimentation en courant : Figure 16 : Capteur alimenté en courant L’utilisation d’une source de courant I rend le montage directement linéaire si l’on néglige l’impédance interne de la source, c’est à dire : ∆Vm = I.∆Rc B/ Cas des impédances complexes (Zc) Le capteur est capacitif (détecteur de niveau par exemple) ou inductif (détecteur de position). On utilise alors une source d’alimentation sinusoïdale associée à pont diviseur. Figure 17 : Montage en pont dans le cas d’impédances complexes En supposant R1 < Zc , on obtient aux petites variations : ∆Vm = Ve ∆Zc R1 De même en utilisant une source de courant I : ∆Vm = I.∆Zc Acquisition de données II.12 Capteurs et électronique associée ESIEE - Olivier Français IV.2.2 Montage en pont L’utilisation d’un montage potentiométrique présente le défaut d’avoir en sortie la présence d’une tension continu, et ceci en l’absence de variations du mesurande. L’emploi d’un montage en pont présente l’avantage de s’affranchir de cette tension continue. Figure 18 : montage en pont Calcul des potentiels : RC R4 E E En B : VB = R C + R1 R 4 + R3 On obtient une tension de mesure encore appelée tension déséquilibre du pont : R c R 3 − R 1R 4 Vm = VA − VB = E (R 1 + R C )(R 4 + R 3 ) En A : VA = Si on veut une tension nulle en l’absence d’évolution du mesurande (cas stable Rc=Rco), on trouve la condition d’équilibre d’un pont de Wheastone : R C R 3 = R 1R 4 Cas Rc=R1=R2=R3=R : cela correspond à une sensibilité maximum pour le cas du diviseur potentiométrique, et l’on suppose que le mesurande évolue autour d’une valeur Rco : R C = R co + ∆R , avec Rco=R. E (1 + ∆R / R ) On obtient alors pour : VA = et VB = E / 2 2 (1 + ∆R / 2R ) Soit Vm = E ∆R / R 4 (1 + ∆R / 2R ) On peut alors tracer l’évolution de la tension de déséquilibre en fonction du rapport ∆R / R : Figure 19 : Valeur de la tension de décalage du pont de Wheatstone Acquisition de données II.13 Capteurs et électronique associée ESIEE - Olivier Français Calcul pour de très faibles variations de Rc : En faisant une étude autour du voisinage de zéro ( ∆R / R <<1), on peut linéariser la relation entre Vm et ∆R : E ∆R Vm = 4 R Figure 20 : Evolution de la tension de déséquilibre du pont pour de très faibles variations de Rc On obtient ainsi une mesure avec une sensibilité constante autour du point d’équilibre. IV.2.3 Montage oscillant Un circuit oscillant (LC) présente une fréquence de résonance Fo telle que : 1 Fo = 2π LC Si on insère un capteur capacitif ou inductif dans un tel circuit, ses variations entraîneront une variation ∆f de la fréquence d’oscillation du circuit. En supposant des petites variations on obtient une évolution : ∆F ∆L ∆F ∆C =− ou =− Fo 2Lo Fo 2Co Dans le cas d’un capteur capacitif, on peut utiliser un oscillateur à relaxation : Figure 21 : Schéma électrique d’un montage astable à circuit R-C. La période des oscillations est directement reliée à la valeur de la capacité par la relation : 2R1 T = 2RC log(1 + ) R2 Acquisition de données II.14 CHAPITRE III Amplificateur d’instrumentation Olivier FRANÇAIS, 2000 Amplificateur d’instrumentation ESIEE - Olivier Français SOMMAIRE I NOTION DE TENSION DE MODE COMMUN ET D’AMPLIFICATEUR DIFFÉRENTIEL................. 3 I.1 DÉFINITION DE LA TENSION DE MODE COMMUN .............................................................................................. 3 I.1.1 Tension de mode commun due à l’alimentation : cas du montage en pont ............................................. 4 I.2 AMPLIFICATEUR DIFFÉRENTIEL ET TAUX DE RÉJECTION DE MODE COMMUN ................................................. 5 II RAPPEL SUR L’AMPLIFICATEUR OPÉRATIONNEL............................................................................ 6 II.1 CARACTÉRISTIQUES PRINCIPALES .................................................................................................................. 6 II.2 MODÉLISATION CLASSIQUE DES DÉFAUTS ..................................................................................................... 7 II.2.1 Défauts statiques.................................................................................................................................... 7 II.2.2 Défauts Dynamiques .............................................................................................................................. 7 I.3 SPÉCIFICATIONS DES DIFFÉRENTES TECHNOLOGIES......................................................................................... 8 III L’AMPLIFICATEUR D’INSTRUMENTATION ........................................................................................ 8 III.1 CARACTÉRISTIQUES IDÉALES D’UN AMPLIFICATEUR D’INSTRUMENTATION ................................................. 8 III.2 MONTAGE 1 : L’AMPLIFICATEUR DE DIFFÉRENCE ......................................................................................... 9 III.2.1 Calcul des performances dans le cas parfait........................................................................................ 9 III.2.2 Influence des résistances sur les performances .................................................................................... 9 II.2.3 Influence de l’A.OP.............................................................................................................................. 10 II.2.4 Impédance d’entrée.............................................................................................................................. 11 II.3 MONTAGE 2 : AMPLIFICATEUR D‘INSTRUMENTATION À DEUX ÉTAGES ........................................................ 11 II.3.1 Cas parfait ........................................................................................................................................... 11 II.3.2 Influence des résistances...................................................................................................................... 12 II.3.3 Impédance d’entrée.............................................................................................................................. 12 II.3.4 Astuce de contrôle de gain ................................................................................................................... 13 II.4 MONTAGE 3 : L’AMPLIFICATEUR D’INSTRUMENTATION À TROIS ÉTAGES ................................................... 13 II.4.1 Cas parfait ........................................................................................................................................... 13 II.4.2 Défaut du à l’A.Op de sortie ................................................................................................................ 14 IV AMPLIFICATEUR D’ISOLEMENTS ........................................................................................................ 14 Acquisition de données III.2 Amplificateur d’instrumentation ESIEE - Olivier Français Amplificateur d’instrumentation Amplification de la mesure – Tension de mode commun Les signaux électriques issus de capteurs (thermocouple, ponts de mesure) sont généralement de faible niveau. Si l’on souhaite travailler avec une bonne précision, il est nécessaire de les amplifier. Mais cette amplification ne doit concerner que le signal utile. Or ce dernier côtoie bien souvent une tension parasite (souvent du même ordre de grandeur que le signal utile) ainsi qu’une tension de mode commun due au conditionneur associé au capteur (cas d’un pont de Wheatstone). Il faut donc faire une amplification « sélective » qui élimine ou atténue fortement tout signal ne contenant pas d’information pour ne garder que le signal capteur. On fait appel pour cela à l’amplificateur d’instrumentation qui adapte le signal utile à la chaîne d’acquisition de manière la plus précise. C’est un amplificateur différentiel à fort taux de réjection de mode commun. I Notion de tension de mode commun et d’amplificateur différentiel I.1 Définition de la tension de mode commun La tension de mesure (Vm) issue d’un capteur est une tension différentielle entre deux conducteurs (a et b) : Vm = Va − Vb . On définit la tension de mode commun Vmc comme étant la tension commune à Va et Vb et qui ne contient pas d’information. Ainsi en posant : Va + Vb Vmc = 2 on obtient ainsi les tensions : Vm Vm Va = Vmc + et Vb = Vmc − 2 2 Figure 1 : représentation des tensions issues d’un capteur La tension Vmc est commune à Va et Vb. Elle peut être très supérieure à Vm. Faire une mesure de bonne précision revient à éliminer ou réjecter cette tension de mode commun de manière à extraire la tension Vm (tension différentielle de mesure) tout en étant indépendant de Vmc (tension de mode commun). Cette tension de mode commun Vmc peut avoir plusieurs origines comme nous allons le voir. Acquisition de données III.3 Amplificateur d’instrumentation ESIEE - Olivier Français I.1.1 Tension de mode commun due à l’alimentation : cas du montage en pont Soit un capteur résistif placé dans un montage en pont de Wheatstone : Avec Va ≈ E / 2 + EδR / 4Ro et Vb = E / 2 Figure 2 : Montage en pont de wheatstone On a dans ce montage une tension de mode commun (Vmc) qui vaut : Vmc = E / 2 Ainsi qu’une tension différentielle (Vd) qui vaut : Vd = EδR / 4Ro On peut ainsi adopter une représentation permettant de faire apparaître la tension de mode commun Vmc et la tension différentielle Vd vis à vis des deux tensions Va et Vb : Va Vb Vmc +Vd/2 -Vd/2 Figure 3 : Modèle équivalent d’une tension différentielle Ici, la tension de mode commun est liée à l’alimentation du montage en pont, la tension différentielle est l’information issue du capteur. I.1.2 Tension de mode commun de masse (transmission unifilaire) Lors de la transmission du signal capteur, si celui-ci se fait sur un fil, la présence d’un courant de masse peut entraîner une f.e.m. de masse qui va se superposer à la tension capteur. Cette tension de masse sera amplifiée de la même manière que le signal capteur sans possibilité de l’éliminer. Figure 4 : Capteur à sortie unifilaire C’est pour cette raison que l’on cherche la plupart du temps à transmettre une signal capteur de manière différentielle afin de s’affranchir de cette tension de masse. (On pourra se référer aux cours de Compatibilité Electromagnétique pour plus d’informations). Acquisition de données III.4 Amplificateur d’instrumentation ESIEE - Olivier Français I.1.3 Tension de mode commun de perturbations (transmission bifilaire) La transmission de l’information sur deux fils, donc de manière différentielle, permet de limiter très fortement le problème lié à la f.e.m. de masse vue précédemment. De plus si des signaux parasites se superposent au signal utile durant la transmission, l’amplification différentielle aura pour effet de les éliminer. A noter, que les deux fils de transmission sont les plus proches l’un de l’autre de manière à obtenir la même tension de mode commun due aux perturbations sur les deux fils. Mesure (Vm) A Amplification Vm B Vs Figure 5 : Transmission bifilaire La tension de mesure est une tension différentielle entre deux points de sortie (d1 et d2) du capteur : Vm = Vd1 − Vd 2 . La transmission engendre des tensions parasites qui se retrouvent de manière commune sur les deux fils de transmission, on appelle Vmc cette tension de perturbation. Ainsi en entrée de l’amplificateur on retrouve : Va = Vd1 + Vmc Vb = Vd 2 + Vmc Avec Vd1 et Vd2 de l’ordre de (µV au mV). Pour Vmc, cela peut aller de (0 – 200V ) en DC ou bien alternatif (50 Hz) dans le cas d’un couplage avec le réseau. I.2 Amplificateur différentiel et Taux de Réjection de Mode Commun L’utilisation d’un amplificateur différentiel est souvent rendu nécessaire lors de la présence d’une tension de mode commun. Son rôle est de fournir en sortie, une tension proportionnelle à la différence des deux tensions d’entrée. On peut le représenter selon la figure suivante : Figure 6 : Structure élémentaire de l’amplificateur différentiel On dispose de deux entrées : Entrée inverseuse de gain A1 et Entrée non-inverseuse de gain A2 La sortie est un sommateur. Ainsi la tension de sortie s’écrit : Vo = A 2 V + − A1V − . Acquisition de données III.5 Amplificateur d’instrumentation En posant : Vmc = ESIEE - Olivier Français V+ + V− et Vd = V + − V − . On peut réécrire Vo sous la forme : 2 Vo = Ad.Vd + Amc.Vmc Où Ad est le gain différentiel et Amc le gain de mode commun avec A1 + A 2 Ad = et Amc = A 2 − A1 2 On caractérise un amplificateur différentiel par son taux de réjection de mode Ad commun τ avec : τ = . Amc Ainsi l’expression de la tension de sortie d’un amplificateur différentiel s’écrit : 1 Vo = Ad(Vd + Vmc) τ On peut alors le représenter selon la figure qui suit : Figure 7 : Modèle équivalent de l’amplificateur d’instrumentation (Ampli. Différentiel) On retrouve sur cette figure des notions déjà rencontrées dans les amplificateurs opérationnels qui sont (ni plus ni moins) des amplificateurs différentiels. II Rappel sur l’amplificateur opérationnel C’est un amplificateur différentiel de très fort gain qui, utilisé sans contre-réaction, est inexploitable pour un montage linéaire (instabilité, gain trop important (saturation)). e+ + e- - . Vs=A(e+-e-) Figure 8 : représentation de l’amplificateur opérationnel II.1 Caractéristiques principales Les caractéristiques principales des A.Op. sont résumées dans le tableau suivant : Acquisition de données III.6 Amplificateur d’instrumentation ESIEE - Olivier Français II.2 Modélisation classique des défauts De manière à prendre en compte les défauts des A.Op., on fait appel à des représentations équivalentes. II.2.1 Défauts statiques Dans les défauts statiques on prend en compte les courants de polarisation et la tension d’offset de l’étage d’entrée de l’A.Op. Figure 9 : représentation des défauts statiques II.2.2 Défauts Dynamiques Les défauts dynamiques caractérisent les limitations de fonctionnement de l’A.Op. On y retrouve les impédances d’entrée et de sortie de l’A.Op, le taux de réjection de mode commun ainsi que le comportement fréquentiel. Figure 10 : Défauts dynamiques de l’A.Op. II.2.3 Définition du Taux de réjection de mode commun (TRMC) Il caractérise le rapport entre l'amplification différentielle et l'amplification du mode V+ + V− commun d'un amplificateur différentiel : Vs = Ad(V + − V − ) + Amc( ) 2 On définit le TRMC (en dB) par l'expression : Ad τ dB = 20 log( ) Amc L'expression de la tension de sortie devient : Acquisition de données III.7 Amplificateur d’instrumentation ESIEE - Olivier Français + 1 V+ + V− − Vs = Ad (V − V ) + ( ) τ 2 1 V+ + V− La quantité ( ) est aussi appelée tension de Mode Commun ramenée en τ 2 entrée différentielle. Cette tension introduit une erreur sur l'amplification différentielle. I.3 Spécifications des différentes technologies Suivant la technologie de fabrication de l’A.Op. on obtiendra des performances différentes. Les caractéristiques sont résumées dans le tableau suivant : Ip Id Vd Ad TRMC (dB) Red (Ω) Rmc (Ω) Rs (Ω) GBW SR (V/µs) Bruit (V/sqr(Hz)) Bipolaire LM741 Jfet TL081 80 nA 20 nA 1 mV 105 90 2M 100 M 75 1M .5 20 30pA 5pA 3mV 2.105 86 106M Bimos Cmos CA3140 LMC603 5 10pA 0.02pA 0.5pA 0.01pA 8mV .5mV 5 10 106 96 6 1.5.10 M >10T 100 3M 13 25 1.5 50 Elles reprennent le fait que la technologie bipolaire offre une meilleure bande passante et peu de bruit, la technologie Jfet donne de très faible courant d’entrée et de grande impédance d’entrée. Il est en de même pour la technologie CMOS. III L’amplificateur d’instrumentation III.1 Caractéristiques idéales d’un amplificateur d’instrumentation Il doit réaliser la fonction : VS = G d (V + − V − ) Avec comme caractéristique : - une impédance d’entrée infinie - une impédance de sortie nulle - un TRMC infinie - un Gain différentiel Gd réglable. La réalisation d’amplificateur d’instrumentation se base sur l’utilisation de l’amplificateur opérationnel. Il existe différents montages. Acquisition de données III.8 Amplificateur d’instrumentation ESIEE - Olivier Français III.2 Montage 1 : l’amplificateur de différence Le montage est représenté ci dessous : Figure 11 : L’amplificateur de différence III.2.1 Calcul des performances dans le cas parfait Dans le cas où l’on considère l’A.Op. comme parfait, nous pouvons écrire, au niveau des tensions d’entrée de l’A.Op. : R V + R 3 VS R2 V+ = V1 et V − = 4 2 R1 + R 2 R3 + R4 Comme l’A.Op. est en contre réaction négative (régime non saturé) : V+ = V− Soit pour la tension de sortie : 1 R3 + R4 VS = R 2 V1 − R 4 V2 R 3 R1 + R 2 Ainsi si l’on souhaite avoir un amplificateur différentiel « parfait », en prenant R 1 = R 3 et R 2 = R 4 , on obtient : R VS = 2 (V1 − V2 ) R1 R donc un gain différentiel : G d = 2 R1 Mais il faut noter que le réglage du gain n’est pas possible directement car il nécessite la modification de deux résistances qui doivent rester rigoureusement identiques. III.2.2 Influence des résistances sur les performances Pour voir l’influence de l’incertitude des résistances sur le TRMC du montage, on se place dans le cas le plus défavorable vis à vis des résistances, (cas où les gains associés à chaque entrée sont les plus éloignés) : Pour calculer l’influence sur la tension de mode commun, on va prendre comme tension d’entrée V1=V2=V. Acquisition de données III.9 Amplificateur d’instrumentation ESIEE - Olivier Français Figure 12 : Influence des résistances Dans ce cas, la tension de sortie vaut : 4R 2 x 1 Vs = V (1 + x ) R 1 (1 − x ) + R 2 (1 + x ) Gd V Pour x petit : Vs ≈ 4x Gd + 1 Nous obtenons donc un Gain de mode commun non nul : Gd G mc = 4 x Gd + 1 En considérant que les résistances n’influent pas sur le gain différentiel, nous obtenons alors un TRMC : Gd + 1 τdiff = 4x Nous voyons donc que plus les résistances seront précises plus le TRMC sera important. Ce qui est logique. II.2.3 Influence de l’A.OP. On considère l’A.Op. comme non parfait en prenant en compte son taux de réjection de mode commun, ainsi la sortie de l’A.Op. s’écrit : V+ + V− Vs = Ad(V + − V − ) + Amc 2 On obtient, après calcul, pour l’amplificateur de différence une tension de sortie : AdK 2 AmcK 2 / 2 V1 + V2 (V1 − V2 ) + Vs = 1 + (Ad − Amc 2)K1 1 + (Ad − Amc 2)K1 2 avec K1 = R1 R2 et K 2 = R1 + R 2 R1 + R 2 En considérant que Ad>>Amc, on aboutit finalement à : Amc Vs ≈ Gd (V1 − V2 ) + (V1 + V 2) 2Ad Acquisition de données III.10 Amplificateur d’instrumentation ESIEE - Olivier Français On obtient donc pour le montage différentiel un taux de réjection de mode commun : 2Ad τ diff = = τ A.Op. Amc Les performances en terme de TRMC de ce type d’amplificateur de différence vis à vis de l’A.Op sont identiques. Le défaut de l’A.Op se retrouve directement dans le montage, et ceci quelque soit le gain Gd du montage. Ex : Ad=106 Amc=10 Gd=1000 V1-V2=.1mV V1+V2=10V Vs=100mV + 50mV ! Ce type de montage ne convient pas pour des tensions de mesures très faibles (<mV). II.2.4 Impédance d’entrée Chaque voie d’entrée voit une impédance différente : Entrée non inverseuse : Ze1 = R1 + R 2 . Entrée inverseuse : Ze2=R1. L’impédance d’entrée n’est pas symétrique, de plus elle dépend de la valeur des résistances employées, qui pour des limitations de bruit thermique et de réponse en fréquence sont en général de valeurs bien inférieures au MΩ. II.3 Montage 2 : amplificateur d‘instrumentation à deux étages Le montage est représenté ci dessous : Figure 13 : L’amplificateur d’instrumentation à deux étages II.3.1 Cas parfait On considère tous les éléments comme parfait, ainsi : R1 R1 R2 Va = (1 + )V 2 V1 = Vs + Va R2 R1 + R 2 R1 + R 2 D’où : R2 Vs = 1 + (V1 − V 2) R1 Acquisition de données III.11 Amplificateur d’instrumentation ESIEE - Olivier Français R2 Le gain différentiel est donc : Gd = 1 + R1 On obtient une amplification différentielle mais dont le gain est lié à quatre résistances (identiques deux à deux). Par contre, les impédances d’entrées sont ici très grandes et uniquement liées aux A.Op. II.3.2 Influence des résistances Pour l’étude sur la précision des résistances, on utilise le schéma suivant, où x représente la précision des résistances : Figure 14 : Influence des résistances sur le taux de réjection de mode commun (TRMC) On se place en tension de mode commun (V1=V2=Vmc) Ainsi le potentiel en A vaut : Va = R 2(1 + x ) + R1(1 − x ) Vmc R 2(1 + x ) La tension de sortie devient : 1 − x 2 Vs mc = 1 − Vmc 1+ x En considérant que x<<1 on aboutit à : Vs mc ≈ 4 xVmc Soit un TRMC : τ ≈ Gd 4x où Gd est le Gain différentiel. II.3.3 Impédance d’entrée Elle est ici infinie. C’est la principale amélioration vis à vis du montage précédent. Par contre, le gain n’est toujours pas réglable directement. Acquisition de données III.12 Amplificateur d’instrumentation ESIEE - Olivier Français II.3.4 Astuce de contrôle de gain Le montage est représenté ci dessous : Figure 15 : Contrôle du gain à un seul paramètre En faisant appel au montage ci-dessus, on obtient une tension de sortie Vs : R2 R2 Vs = (1 + +2 ) R1 R3 On peut ainsi agir sur le gain différentiel à partir d’une seule résistance (R3). Par contre l’évolution du gain n’est pas linéaire avec la résistance. II.4 Montage 3 : L’Amplificateur d’instrumentation à trois étages Le montage est représenté ci dessous : Figure 16 : L’Amplificateur d’instrumentation à trois étages II.4.1 Cas parfait Il associe un amplificateur de différence (en général de gain 1) à un étage d’entrée différentiel symétrique. En faisant une étude du circuit, par superposition, on obtient : R Vs = (1 + 2 )(V1 − V 2) Ro Acquisition de données III.13 Amplificateur d’instrumentation ESIEE - Olivier Français On a donc un gain réglable à l’aide d’une seule résistance (Ro). Ce circuit est réalisé de manière intégré permettant ainsi une très grande précision sur les résistances R ainsi qu’une très bonne stabilité thermique. Le gain est réglé par l’intermédiaire de la résistance Ro qui peut venir se connecter aux bornes du C.I. ou bien être intégrée. On remarquera que le premier étage de l’A.I. ne génère pas d’erreur de mode commun de par sa symétrie. Si V1=V2=V, on retrouve V en entrée de l’amplificateur de différence (cas A.Op parfait). II.4.2 Défaut du à l’A.Op de sortie Si on prend en compte le défaut de l’A.Op. au niveau de l’amplificateur de différence, la tension de sortie devient : R 1 Vs = (1 + 2 )(V1 − V 2) + (V1 + V 2) Ro τ A.Op. Cette fois le taux de réjection de l’A.I. est amélioré vis à vis du TRMC de l’A.Op. R τ AI = τ A.Op (1 + 2 ) Ro Cela permet d’obtenir des taux de réjection de mode commun supérieurs à 100dB, contrairement aux montages précédents. IV amplificateur d’isolements Dans le cas de très fortes tensions de mode commun (>2kV) ou de tensions de mesure très faibles (<µV), on est amené à utiliser des amplicateurs d’isolement qui présentent des TRMC supérieurs à 160dB : Figure 17 : l’amplificateur d’isolement Une isolation « physique » est réalisée entre l’entrée différentielle et la sortie. La réalisation de cette isolation peut être de différent type : - isolation par transformateur : Basse fréquence (<20kHz) et haute tension (10kV), - isolation optique : Haute fréquence (100kHz) et basse tension (1kV), - isolation capacitive : entre les deux ! Acquisition de données III.14 CHAPITRE IV Echantillonneur Bloqueur Olivier Français, 2000 Echantillonneur – Bloqueur ESIEE - Olivier Français SOMMAIRE I RÔLE ................................................................................................................................................................... 3 II UTILITÉ ............................................................................................................................................................ 3 III PRINCIPE ........................................................................................................................................................ 4 INTERRUPTEUR FERMÉ : ....................................................................................................................................... 4 INTERRUPTEUR OUVERT : ..................................................................................................................................... 4 IV CAS RÉEL........................................................................................................................................................ 5 PRÉSENCE D’UNE RÉSISTANCE D’ENTRÉE : RON..................................................................................................... 5 V CONSTITUTION DE L’E/B ............................................................................................................................ 6 VI ERREUR INTRODUITE PAR L’E/B............................................................................................................ 6 VI.1 ECHANTILLONNAGE ..................................................................................................................................... 7 VI.2 ECHANTILLONNAGE BLOCAGE ..................................................................................................................... 7 VI.3 BLOCAGE ..................................................................................................................................................... 8 VI.4 BLOCAGE ECHANTILLONNAGE ..................................................................................................................... 8 VI.5 SYNTHÈSE .................................................................................................................................................... 9 VII EXEMPLE DE CARACTÉRISTIQUES...................................................................................................... 9 Acquisition de données IV.2 Echantillonneur – Bloqueur ESIEE - Olivier Français ECHANTILLONNEUR - BLOQUEUR I Rôle Le rôle d’un échantillonneur bloqueur (E/B) est de maintenir constante l’amplitude de l’échantillon prélevé tous les Te durant le temps nécessaire à sa conversion. Te représente la période d’échantillonnage. Ve Samp. / Hold Vs Figure 1 : représentation symbolique de l’E/B En général on considère que le signal est bloqué durant un temps nettement supérieur au temps de conversion. Ve 0 Vs (S/H) 0 Sample t S Hold S H H t Figure 2 : Evolution des tensions en entrée et sortie d’un E/B (Sample and Hold) II Utilité On peut se demander si un E/B est réellement nécessaire. En effet, sous certaines conditions, l’emploi d’un E/B peut ne pas être nécessaire. Pour le montrer, nous allons considérer : - un signal d’entrée : tension sinusoïdale e( t ) = E cos 2πft . Ce qui nous donne comme variation maximum du signal : de = 2πfE dt Max - une conversion sur n bits, ce qui correspond à une résolution de : 2E q= n 2 - un temps de conversion Tc. Si pendant le temps de conversion le signal d’entrée varie d’une tension inférieure à la résolution du convertisseur (CAN), alors l’emploi d’un E/B n’est pas nécessaire. Ce qui s’exprime par la formule : de * Tc < q dt Max Ce qui nous donne une fréquence maximum du signal d’entrée vis à vis du temps de conversion : 1 f< Tcπ2 n Acquisition de données IV.3 Echantillonneur – Bloqueur ESIEE - Olivier Français Exemple : Cas d’une conversion sur 8 bits sans utilisation de bloqueur : Tc=1ms ⇒ f<1.2Hz Tc=1µs ⇒ f<1.2kHz Dans le cas de signaux variant très lentement, ne nécessitant pas de grandes précisions temporelles (cas de la température), on peut envisager de ne pas utiliser d’E/B. Mais de manière générale, les échantillonneurs - bloqueurs sont pratiquement nécessaires dans toute opération de conversion. III Principe Réaliser un échantillonneur bloqueur consiste à associer un interrupteur à une capacité. Analog switch Zsource Zcharge Ch Figure 3 : structure de l’échantillonneur bloqueur La capacité joue le rôle d’élément mémoire, l’interrupteur est là pour réactualiser la valeur mémorisée ou bien l’isoler vis à vis de l’entrée. Dans le cas idéal : Interrupteur fermé : Veb=Ve La sortie Veb suit les variations de l’entrée Ve. On transmet directement l’entrée sur la sortie. On dit que l’on est en phase d’échantillonnage (Sample). Interrupteur ouvert : Veb=Cste La sortie reste constante et égale à la dernière valeur transmise du signal d’entrée. On dit que l’on est en phase de blocage (Hold). La figure suivante montre l’évolution du signal de sortie durant les différentes phases de fonctionnement. Ve 0 Vs (S/H) 0 Sample t S Hold S H H t Figure 4 : Evolution du signal de sortie durant les phases d’échantillonnage et de maintien Acquisition de données IV.4 Echantillonneur – Bloqueur ESIEE - Olivier Français IV Cas réel L’utilisation d’un interrupteur et d’une capacité introduisent des limitations en terme de rapidité et de maintien : Présence d’une résistance d’entrée : Ron Cette résistance représente à la fois la résistance de sortie du montage en amont de l’E/B mise en série avec la résistance d’état passant de l’interrupteur. Cette résistance va limiter la possibilité du suivi de la tension. En effet la capacité se charge au travers de cette résistance. On obtient donc une constante de temps : τ ch arg e = R on C Présence d’une résistance de sortie : Rch Cette résistance est due à la résistance d’entrée du montage en aval de l’E/B associée à la résistance modélisant les pertes de la capacité. Cela introduit une limitation du maintien de la tension lors de la phase de blocage due à la décharge de la capacité dans cette résistance : τ déch arg e = R ch C Figure 5 : Modèle équivalent de l’E/B Ainsi, en exagérant les constantes de temps de charge et décharge liées au condensateur, l’évolution du signal de sortie correspondant à un signal d’entrée échantillonnébloqué devient : Veb Ve τ ch τ dech t 0 E B E B E B Figure 6 : Influence des constantes de temps de l’E/B On voit apparaître les deux grandes limitations d’un E/B. Sa vitesse de fonctionnement va être liée à la constante de charge (limitation de la fréquence d’échantillonnage). Sa capacité à maintenir l’échantillon va être liée à la constante de décharge (limitation de la résolution obtenue). Acquisition de données IV.5 Echantillonneur – Bloqueur ESIEE - Olivier Français V Constitution de l’E/B De manière à s’affranchir de l’environnement amont et aval de l’E/B, on dispose en entrée et en sortie de l’E/B deux suiveurs : Figure 7 : Structure interne d’un E/B Mais l’utilisation d’A.Op. introduit des problèmes d’offset qui peuvent être compensés par une rétroaction de la sortie sur l’entrée. C’est le cas pour le LF398 qui est un E/B dont la structure interne est représentée ci-dessous : Figure 8 : structure interne du LF398 VI Erreur introduite par l’E/B L’utilisation d’un échantillonneur bloqueur va introduire des erreurs . Ces erreurs vont intervenir durant les 4 phases de fonctionnement de l’E/B : Echantillonnage ; Echantillonnage ⇒ Blocage ; Blocage ; Blocage ⇒ Echantillonnage Acquisition de données IV.6 Echantillonneur – Bloqueur ESIEE - Olivier Français VI.1 Echantillonnage L’emploi d’A.Op. peut introduire une erreur d’offset qui va décaler la tension de sortie par rapport à la tension d’entrée. Figure 9 : erreurs introduites durant la phase d’échantillonnage De même un étage suiveur n’a jamais un gain exact de 1. Si l’on suppose un gain de 0.9999 pour les deux A.Op, on obtient un gain pour l’ensemble de 0.9999*0.9999=0.998. Ainsi une tension de 10 V en entrée devient une tension de 9.98V, soit une perte de 0.02V, ce qui correspond à 0.02% d’erreur, soit l’équivalent d’un convertisseur 12 bits. VI.2 Echantillonnage Blocage La transition de l’état échantillonné à l’état bloqué n’est pas instantanée car elle nécessite un temps de réaction de l’interrupteur (Ton). Figure 10 : Erreurs dues à la transition Echantillonnage - Blocage De plus, l’interrupteur commutant peut amener des charges au niveau de la capacité de stockage et ainsi modifier la valeur de la tension bloquée. Acquisition de données IV.7 Echantillonneur – Bloqueur ESIEE - Olivier Français VI.3 Blocage Durant cette phase, la capacité va progressivement se décharger (fuite de la capa, courant de polarisation de l’A.Op) et provoquer une variation de la charge aux bornes de la capacité : dV I = dt C Figure 11 : Erreurs dues au blocage Il peut aussi apparaître un phénomène de transparence qui reflète la présence d’une capacité de couplage entre l’entrée et la sortie de l’interrupteur. Ceci engendre une possible variation de la tension de sortie avec les variations de la tension d’entrée. VI.4 Blocage Echantillonnage Cette phase n’est pas instantanée. Le temps de charge de la capacité engendre un retard sur le suivi de la tension d’entrée par la tension de sortie. Figure 12 : Transition Blocage - Echantillonnage Les constructeurs définissent le temps d’acquisition par la passage au niveau de la tension de sortie du minimum au maximum de sa valeur. Acquisition de données IV.8 Echantillonneur – Bloqueur ESIEE - Olivier Français VI.5 Synthèse Sur la figure suivante sont résumées les caractéristiques d’un Echantillonneur Bloqueur. +V Vin (%) Feedthrough (dB) Acquisition time 0 Aperture delay Vout Aperture delay -V Droop rate Track to hold settling time Hold mode Track mode Figure 13 : Synthèse des phases de fonctionnement d’un Echantilloneur Bloqueur Toutes ces erreurs doivent être prises en compte de manière comparative à la résolution de la chaîne de conversion (Nbre de bits de codage) et à la vitesse d’échantillonnage (Fe). Il sera inutile d’utiliser un convertisseur (CAN) avec une résolution supérieure aux erreurs introduites par l’E/B. VII Etude du fonctionnement d'un Echantillonneur - Bloqueur (E/B) Partie non complète, sera "tapée" quand j'aurai du temps!!! - Choix des éléments Quantification des défauts VII.1 Choix du condensateur de blocage VII.2 Influence de l'amplificateur Opérationnel VII.3 Influence de l'interrupteur VIII Exemple de caractéristiques Sur le tableau suivant, les principales caractéristiques de différents E/B sont résumées : Model HS 345 SP 5330 LF398 Cs=1000pf CS=10000pf Acquisition de données Acq. Time Droop rate Aperture time ( µ sec) ( µV/msec) ( ns) 2 500 6 0.5 10 0.1 4 20 30 3 25 25 IV.9 Echantillonneur – Bloqueur ESIEE - Olivier Français Les E/B HS 345 et SP5330 sont des E/B à capacité de bloquage intégrée, il n’y a pas de possibilité de venir la modifier. Par contre pour le LF398, il est possible de modifier sa valeur. Remarque : Tête d’échantillonnage HF : l’échantillonneur à diode ech(t) +5V D iode e(t) R -5V * e(t) A .op R R -ech(t) +5V -5V Cas 1: ech(t)=+5V. Les 4 diodes conduisent : s(t)=e(t) Cas 2: echt()=-5V. Les diodes sont bloquées : s(t)=0V Cela suppose que le signal d’entrée soit compris entre [+5 ; -5]. Acquisition de données IV.10 CHAPITRE V Théorie de l’échantillonnage et de la quantification Olivier FRANÇAIS, 2000 Théorie de la quantification et de l’échantillonnage ESIEE - Olivier Français SOMMAIRE I INTRODUCTION............................................................................................................................................... 3 II THÉORIE DE L’ÉCHANTILLONNAGE...................................................................................................... 3 II.1 ACQUISITION DES SIGNAUX ........................................................................................................................... 3 II.2 MODÉLISATION DE L’ÉCHANTILLONNAGE ..................................................................................................... 4 II.3 NOTION DE REPLIEMENT DE SPECTRE ............................................................................................................ 4 II.4 THÉORÈME DE SHANNON ............................................................................................................................... 5 II.5 L’ÉCHANTILLONNAGE BLOCAGE.................................................................................................................... 5 II.6 MODÉLISATION DE L’ÉCHANTILLONNEUR BLOQUEUR ................................................................................... 5 II.7 NÉCESSITÉ DU FILTRE D’ANTI-REPLIEMENT ................................................................................................... 6 II.7.1 Caractéristiques idéales......................................................................................................................... 6 II.7.2 Filtre réel ............................................................................................................................................... 7 III THÉORIE DE LA QUANTIFICATION ....................................................................................................... 8 III.1 PRINCIPE ...................................................................................................................................................... 8 III.2 BRUIT DE QUANTIFICATION .......................................................................................................................... 9 III.3 CARACTÉRISTIQUES DU BRUIT DE QUANTIFICATION ..................................................................................... 9 III.3.1 Quantification linéaire par défaut ........................................................................................................ 9 III.3.2 Quantification linéaire centrée........................................................................................................... 10 III.3.3 Quantification non linéaire ................................................................................................................ 10 III.4 CHOIX DU NOMBRE DE BITS DE QUANTIFICATION ....................................................................................... 11 III.4.1 Choix classique................................................................................................................................... 11 III.4.2 Prise en compte du rapport signal sur bruit....................................................................................... 11 IV PRINCIPE DE CODAGE ............................................................................................................................. 12 IV.1 CODAGE UNIPOLAIRE ................................................................................................................................. 12 IV.1.1 Binaire naturel.................................................................................................................................... 12 IV.1.2 DCB .................................................................................................................................................... 13 IV.1.3 Code de Gray ou réfléchi.................................................................................................................... 13 IV.2 CODAGE BIPOLAIRE.................................................................................................................................... 13 IV.2.1 Code amplitude de signe..................................................................................................................... 13 IV.2.2 Code binaire décalé ............................................................................................................................ 13 IV.2.3 Code complément à deux .................................................................................................................... 14 IV.2.4 Code complément à un........................................................................................................................ 14 ANNEXE A .......................................................................................................................................................... 15 RAPPEL TRAITEMENT DU SIGNAL ............................................................................................................ 15 OUTILS MATHÉMATIQUES .......................................................................................................................... 15 I LA TRANSFORMÉE DE FOURIER ............................................................................................................. 15 I.1 DÉFINITION DE LA TRANSFORMÉE DE FOURIER ............................................................................................. 15 I.2 PROPRIÉTÉS DE LA TRANSFORMÉE DE FOURIER ............................................................................................ 15 II.3 LE PRODUIT DE CONVOLUTION .................................................................................................................... 15 II.4 L'IMPULSION DE DIRAC (δ(T))...................................................................................................................... 16 II.5 LE PEIGNE DE DIRAC .................................................................................................................................... 16 ANNEXE B .......................................................................................................................................................... 17 I EXEMPLE DE FILTRE PASSE-BAS D'ORDRE 2...................................................................................... 17 II EXEMPLE DE SYNTHÈSE DE FILTRE .................................................................................................... 17 II.1 GABARIT DU FILTRE DE TYPE BUTTERWORTH .............................................................................................. 17 Acquisition de données V.2 Théorie de la quantification et de l’échantillonnage ESIEE - Olivier Français THEORIE DE L’ECHANTILLONNAGE ET DE LA QUANTIFICATION I Introduction L’objectif de cette partie est de mettre en place les outils mathématiques permettant de modéliser l’acquisition numérique de signaux analogiques. Le but est de comprendre : - Le choix de Te, période d’échantillonnage. - Le Choix de n, nombre de bit de code. - L’influence de l’échantillonnage sur les propriétés d’un signal. Nous devrons garder à l’esprit le fait que l’acquisition numérique ne doit pas détériorer le signal. On doit conserver au travers de la numérisation l’information utile : Voix : [0 ;20kHz] ; Vidéo [0 6MHz] De plus, il faut limiter l’espace mémoire nécessaire au stockage. En effet, il faut stocker « n*Fe » bits par seconde. On s’attachera dans une chaîne d’acquisition à minimiser cette valeur tout en ne détériorant pas le signal. II Théorie de l’échantillonnage En annexe, vous trouverez les rappels permettant de mettre en place la théorie de l’échantillonnage. Pour plus d’informations vous pouvez vous référer au cours de Traitement du Signal (G-Signal). II.1 Acquisition des Signaux Pour transformer un signal analogique en un signal numérique, il faut le discrétiser. On va donc prélever régulièrement des échantillons du signal analogique pour le rendre discret et permettre ainsi sa numérisation : Signalanalogique continu Signaldiscret * e( t) e(t) 3te 0 t 0 te 2te t Figure 1 : Allure d’un signal échantillonné On prend ainsi des valeurs de e(t) à des intervalles de temps régulier (tous les Te, période d’échantillonnage) à une fréquence Fe dite fréquence d’échantillonnage, que l’on déterminera par la suite. Suite à cet échantillonnage, on quantifie chaque échantillon par une valeur binaire pour la stocker sur un support numérique. Acquisition de données V.3 Théorie de la quantification et de l’échantillonnage ESIEE - Olivier Français II.2 Modélisation de l’échantillonnage L’opération mathématique associée à cette discrétisation revient à multiplier le signal e(t) par un peigne de Dirac δ Te ( t ) : e * ( t ) = e( t ).δ Te ( t ) = e( t ).∑ δ( t − nTe) On peut ainsi calculer la transformée de Fourier du signal échantillonné en utilisant les propriétés liant une multiplication temporelle qui dans l’espace fréquentiel devient un produit de convolution : 1 E * (f ) = TF(e( t ).PTe ( t ) → E * (f ) = E ( f ) * δ 1 (f ) fe = Te Te E* ( f ) = soit : 1 +∞ ∑ E ( f − k. fe) Te k =−∞ Echantillonner le signal e(t) dans le domaine temporel, revient donc à recopier dans le domaine fréquentiel son spectre E(f) tous les Fe. Figure 2 : Propriétés temporelles et fréquentielles du signal d’entrée Figure 3 : Propriétés temporelles et fréquentielles du signal échantillonné II.3 Notion de repliement de spectre On remarquera que si le spectre du signal d'origine à une largeur supérieur à 2Fe on a ce qu'on appelle un repliement de spectre. Figure 4 : Echantillonnage provoquant le repliement de spectre Acquisition de données V.4 Théorie de la quantification et de l’échantillonnage ESIEE - Olivier Français S’il y a repliement de spectre, il n’est plus possible de retrouver le spectre du signal d’origine. Dans ce cas, l’opération d’échantillonnage modifie les caractéristiques du signal d’entrée. Ainsi, si l’on ne veut pas perdre d’informations par rapport au signal que l’on échantillonne, on devra toujours respecter la condition : (Fe≥2Fmax). Condition plus connue par le théorème de Shannon. II.4 Théorème de Shannon On ne peut échantillonner un signal sans pertes d’informations que si : Fe > 2F max * Note : Rôle du filtre d’entrée Dans le cas d'un spectre de largeur infinie (la réalité), il y a donc toujours repliement de spectre. Il est donc nécessaire de filtrer le signal d'origine afin de limiter cet effet de repliement. Par exemple, dans le cadre de l’audio, on ne va garder que les fréquences que l’oreille est capable d’entendre. Les caractéristiques internes de l'oreille induisent une sensibilité fréquentielle pouvant aller de 20hz à 20khz. C'est pour cette raison que l'on a pris comme fréquence d'échantillonnage fe=44,1 khz dans le cas du CD. Ainsi, avant d'échantillonner le signal, on place en amont un filtre qui a pour but d'éliminer toutes les fréquences supérieures à 20khz. C'est un filtre passe bas. * e(t) e(t) Filtre P.B. Echantillonneur Figure 5 : Utilisation du filtre en amont de l’échantillonneur II.5 L’échantillonnage blocage Une fois le signal filtré et échantillonné, il reste à le quantifier. Pour pouvoir réaliser cette fonction, on doit maintenir constant la valeur à quantifier afin de permettre au CAN de traiter l'échantillon et de le numériser. On appelle cette opération, le blocage. Ce blocage doit être d’une durée supérieure au temps de conversion : e(t) e*(t) sb(t) 1 Te Bloqueur t Echantillonneur Figure 6 : Association d’un bloqueur à l’échantillonneur II.6 Modélisation de l’échantillonneur bloqueur On suppose le blocage d’une durée θTe où θ ∈ ]0 ;1]. L'opération mathématique associée est la convolution du signal échantillonné e*(t) avec un rectangle de durée Te: s b ( t ) = e * ( t ) ∗ Rect θTe ( t ) Ce qui alors pour le spectre, revient à le multiplier par un sinus cardinal : Acquisition de données V.5 Théorie de la quantification et de l’échantillonnage ESIEE - Olivier Français f ) fe On peut tracer alors les caractéristiques du signal échantillonné-bloqué en fonction du signal d’entrée : S b (f ) = λE * (f ). sin c(θ Figure 7 : Propriétés d’un signal échantillonné bloqué (θ<1) On note que dans le cas d’un blocage de faible durée (θ<1), le sinus-cardinal atténue eu les premières recopies de spectre. Un filtre passe-bas avec une fréquence de coupure à Fe/2 permettrait de récuperer de manière parfaite le signal d’entrée. Figure 8 : Propriétés d’un signal échantillonné bloqué (θ=1) Dans le cas d’un signal bloqué sur toute la période d’échantillonnage (ce qui correspond en fait au signal restitué en sortie d’un CNA), le sinus-cardinal écrase les fréquences proches de la fréquence d’échantillonnage et vient donc modifier les propriétés du spectre du signal d’entrée qui ne peut plus être restitué de manière parfaite à l’aide d’un simple filtre. Par contre, il présente l’avantage d’éliminer les recopies de spectre et donc d’alléger le contenu spectral du signal. II.7 Nécessité du filtre d’anti-repliement II.7.1 Caractéristiques idéales Avant de réaliser l'échantillonnage du signal, nous avons vu la nécessité de filtrer ce dernier afin d'éviter ce que l'on appelle le repliement de spectre, plus connu sous la forme du théorème de Shannon. Idéalisé, il doit avoir un gain de 1 sur une bande de fréquence Fe, centrée en zéro. Son rôle va être de limiter le contenu spectral du signal à la partie utile. Il va participer aussi à limiter l’influence du bruit éventuellement présent sur le signal à numériser. Acquisition de données V.6 Théorie de la quantification et de l’échantillonnage ESIEE - Olivier Français Figure 9 : Gabarit idéal du filtre anti-repliement II.7.2 Filtre réel De manière idéal, un filtre passe bas aura un gain constant dans la bande passante, et présentera une coupure infinie au-delà de sa fréquence Fc de coupure. De manière réelle, on est amené à réaliser la synthèse d’un filtre en définissant sa fréquence de coupure à -3db ainsi qu’une atténuation minimum au-delà d’une certaine fréquence. On fait en général appel, dans le cadre d’un filtre anti-repliement, à un filtre du type Butterworth : 1 H (f ) = f 2n (1 + ) fc Ce type de filtre présente l’avantage de répondre au critère de maximum de platitude dans la bande passante et de présenter un retard de groupe constant jusqu’à fc/2. Le choix de l’ordre du filtre s’effectue de manière à limiter la puissance du signal dû aux recopies de spectre. On limite donc le recouvrement de spectre en terme de puissance ramenée par rapport à la puissance du signal : Precouvrement ≤ X% Psignal Si l’on suppose un signal à spectre constant, et que l’on admet une puissance ramenée d’au plus 1%, nous pouvons établir en fonction de n, la valeur de la fréquence de coupure du filtre : n 1 2 4 6 Fc Fe/127 Fe/6 Fe/3 Fe/2 Rq : Problème lié au retard de groupe Tout filtre introduit un déphasage qui peut introduire une distorsion dans le cadre d’un signal multifréquence (cas de l’audio) : ϕ Ve = V cos(ωt ) ⇒ Vs = V cos(ωt − ϕ) = V cos(ω( t − )) ω ϕ Ainsi un signal en sortie d’un filtre ressort avec un retard Tr : Tr = . ω Si ce retard n’est pas constant pour toute les fréquences (déphasage linéaire avec la fréquence), on obtient alors une distorsion. Deux signaux synchrones, en entrée du filtre, ressortent désynchronisés : Acquisition de données V.7 Théorie de la quantification et de l’échantillonnage ESIEE - Olivier Français Distorsion ∆τ Figure 10 : distorsion introduite par une filtre à déphasage non linéaire On peut très brièvement résumer la propriété de certains filtres : - Un filtre dit de Bessel assurera un temps retard de groupe constant dans la bande passante, mais une atténuation lente. - Un filtre de Tchebychev donnera une atténuation rapide mais par contre on aura de l’ondulation dans la bande passante et un très mauvais retard de groupe. - Un filtre de Butterworth est un très bon compromis, il assure une réponse plate avec un retard de groupe constant pour les fréquences inférieures à fc/2. G Butterworth Delay time Butterworth Bessel RC Tchébychev Bessel 0 f 0 fc f Figure 11 : Propriétés de différentes synthèses de filtre III Théorie de la quantification Le signal échantillonné - bloqué peut à ce stade être converti sous forme binaire (numérique) pour être stocké. Ce codage s'appelle la quantification. Le rôle de la quantification est de donner une image binaire d’un signal analogique : Passage Analogique – Numérique Signal Continu – Signal discret Tension – chiffre III.1 Principe A chaque niveau de tension est associé une valeur binaire codée sur n bits: N bits vont permettre de distinguer 2 n niveaux de tension répartis de -Vm à +Vm. On a 2V ainsi un pas de quantification : q = nm 2 Ainsi un signal de +/-5V codé sur 8 bits donnera un pas de quantification q=39mv. La caractéristique d’entrée – sortie d’un CAN est une caractéristique en marche d’escalier. Chaque palier a une largeur d’un pas de quantification q. La passage d’un palier à un autre correspond à une variation de ‘1’ du code. Acquisition de données V.8 Théorie de la quantification et de l’échantillonnage ESIEE - Olivier Français Digital Output Ideal Straight Line 101 Center 100 011 010 Step Width (1 LSB) 001 000 0 1 2 3 4 5 Analog Input Figure 12 : Caractéristique entrée - sortie d’un CAN Le pas de quantification est aussi appelé quantum. Il correspond à la résolution du convertisseur. Le quantum est la plus petite variation de tension que le convertisseur peut coder. III.2 Bruit de quantification On a donc, lors de la quantification, une erreur de codage entre le signal échantillonné et la valeur du code correspondant à un niveau de tension (ce niveau de tension étant la moyenne des tensions correspondant à ce code). Gamme de tension ⇔ Code unique Quantization error +1/2 LSB 0 -1/2 LSB Analog Input 1 2 3 4 5 Figure 13 : Allure du bruit de quantification L’évolution du bruit de quantification est une évolution en dent de scie avec une amplitude égal au quantum. En fonction du principe de quantification utilisé, les caractéristiques du bruit de quantification varient. III.3 Caractéristiques du bruit de quantification III.3.1 Quantification linéaire par défaut Dans ce cas, le signal variant de 0 à E, on code les 2n niveaux de tension avec un pas E de quantification : q = n . On obtient une codification du signal d’entrée telle que : 2 [nq; (n + 1)q] → nq L’erreur de quantification évolue alors entre 0 et q. 0<ε<q Figure 14 : Quantification par défaut Acquisition de données Figure 15 : erreur de quantification V.9 Si l’on suppose que le signal est de répartition continue, avec un écart type supérieur à quelques quantum, on peut admettre que l’évolution du bruit de quantification ε est en dent de scie. On peut ainsi calculer sa puissance en terme de moyenne quadratique (elle correspond à la puissance du signal dans une résistance de 1Ω) : q2 Pε = ε 2 ( t ) = 3 III.3.2 Quantification linéaire centrée Dans la pratique, on préfère effectuer une quantification centrée. Dans ce cas, le bruit de quantification évolue entre +/- q/2 : − q / 2 < ε < +q / 2 Figure 16 : quantification centrée Figure 17 : erreur de quantification Le signal d’entrée est donc codé tel que : q q → nq (2n − 1) 2 ; (2n + 1) 2 La puissance du bruit de quantification que l’on obtient est : q2 Pε = ε 2 ( t ) = 12 On notera l’avantage du codage centré par rapport à un codage par défaut. Le bruit de quantification est plus faible. III.3.3 Quantification non linéaire Dans le cadre de l’audio (cadre de la téléphonie) plutôt que d’utiliser une loi de quantification linéaire, on fait appel à une quantification logarithmique. Figure 18 : Cas d’une quantification logarithmique L’oreille est un capteur sensible de manière logarithmique au son (une amplitude sonore dix fois plus importante induit une sensation de volume sonore double). On adapte l’amplitude du bruit de quantification à l’amplitude du signal d’entrée de manière à avoir un Théorie de la quantification et de l’échantillonnage ESIEE - Olivier Français rapport signal sur bruit constant (ou presque) et meilleur qu’une quantification linéaire (courbe ci-dessous). Figure 19 : Evolution du SNR avec l’amplitude du signal On montre que si la fonction de quantification est une fonction logarithmique du type y = 1 + (log(x )/ k ) , le SNR devient constant et indépendant du niveau du signal d’entrée. Par contre pour les signaux de faible niveau, on ne peut utiliser cette fonction, on utilise une approximation de cette courbe. C’est pour cette raison que l’on trouve deux lois de quantification : Loi µ :USA/Canada/Japon et philippines Loi A : Europe et reste du monde Elles ne diffèrent que par la fonction utilisée pour coder les faibles niveaux. III.4 Choix du nombre de bits de quantification III.4.1 Choix classique Dans le cadre d’une simple acquisition, on peut se contenter de choisir ‘n’ vis à vis de la résolution souhaitée : n résolution 1 quantum (%) 8 1/256 0.391 10 1/1024 0.0977 12 1/4096 0.0244 14 1/16384 0.0061 III.4.2 Prise en compte du rapport signal sur bruit Dans le cadre d’une acquisition - restitution, ce qui est le cas pour l’audio numérique, on va choisir le nombre de bits de codage par rapport au rapport signal sur bruit : Psignal SNR dB = 10 log Pbruit Les puissances sont ici calculées vis à vis d’une charge de 1Ω. Elles correspondent à la moyenne quadratique du signal : Pv = v 2 ( t ) Ainsi, dans le cas d’un signal sinusoïdal parcourant la pleine échelle du convertisseur, nous obtenons avec une quantification linéaire centrée un rapport signal sur bruit : SNR dB = 6n + 1.76db Ce qui signifie qu’un bit de code rajoute 6dB de rapport signal sur bruit. Acquisition de données V.11 Théorie de la quantification et de l’échantillonnage ESIEE - Olivier Français Dans le cadre du Compact Disc, la prise en compte de la physiologie de l’oreille fait apparaître un masquage sonore entre deux sons s’ils sont espacés de plus de 40dB. De plus, les dynamiques musicales (Type Opéra) sont d’environ 40 dB. Il faut donc un SNR d’au moins 80dB pour effectuer un enregistrement Haute Fidélité. Un codage sur 14 bits suffit (85.76 dB de SNR). On a utilisé un code sur 16 car cela représente 2 octets, ce qui d’un point de vue informatique est plus simple à gérer. On a donc pour le C.D. un enregistrement qui est effectué avec un SNR de 96dB. Rq : pour un signal sinusoïdal d’amplitude Vsin (inférieur à la pleine amplitude E), le calcul du SNR donne : V sin SNR dB = 6n + 1.76 dB + 20 log E Le SNR dans une quantification linéaire dépend de l’amplitude du signal. IV Principe de codage Le codage permet d’établir la correspondance entre le signal analogique et sa valeur binaire. On le divise en deux groupes qui sont fonction de : Signe du signal constant UNIPOLAIRE Signe du signal variable BIPOLAIRE IV.1 Codage unipolaire Figure 20 : Code unipolaire IV.1.1 Binaire naturel N : b n −1b n − 2 ...b1b 0 n −1 N = ∑ b i 2 i = b n −1 2 n −1 + ... + b 0 2 0 0 avec b n −1 le MSB (Most Significant Bit) et b 0 le LSB (Least Significant Bit). ( ) Au code « N » correspond la tension V = q b n −1 2 n −1 + ... + b 0 2 0 . Ce type de code est le plus utilisé. Acquisition de données V.12 Théorie de la quantification et de l’échantillonnage ESIEE - Olivier Français IV.1.2 DCB Décimal Codé Binaire : codage du chiffre décimal par mot binaire de 4 bits appelé Quad : V V V = ref 2 3 b 3 + 2 2 b 2 + 21 b1 + 2 0 b 0 + ref [8b 3 + 4b 2 + 2b1 + 1b 0 ]... 10 100 N : (a 3 a 2 a 1a 0 )(b 3 b 2 b1b 0 )(....) [ ] Son utilisation permet une gestion plus simple de l’affichage des données. Ici on a utilisé un code [8.4.2.1], on peut aussi utiliser un code [1.2.4.2]. IV.1.3 Code de Gray ou réfléchi Dans ce code, le passage d’un nombre au suivant ne nécessite le changement que d’un seul bit. Cela limite les transitions (parasites). Il est souvent utilisé pour les codages angulaires. IV.2 Codage bipolaire Figure 21 : code bipolaire IV.2.1 Code amplitude de signe C’est un code qui reprend le code binaire naturel avec en tête un bit de signe : [code signe][code binaire naturel] «+»→«1» «-»→«0» C’est un code que l’on retrouve pour des voltmètres numériques ou des systèmes évoluant peu autour de zéro. Mais ce code ne se prête pas aux opérations arithmétiques. IV.2.2 Code binaire décalé 0000 → − Vref 1111 → + Vref V = q b n −1 2 n −1 + ... + b 0 2 0 − Vref joue le rôle de bit de signe (0 valeur négative ; 1 valeur positive) ( b n −1 Acquisition de données ) V.13 Théorie de la quantification et de l’échantillonnage ESIEE - Olivier Français C’est un code que l’on retrouve dans les interfaces Numérique - Analogique (CNA). IV.2.3 Code complément à deux C’est le code binaire décalé avec le bit de signe inversé : V = q b n −1 2 n −1 + ... + b 0 2 0 − Vref ( ) Ainsi pour un chiffre positif on utilise le codage binaire naturel. Pour un chiffre négatif on prend le complément du nombre positif auquel on rajoute le chiffre (****0001). Ce code se prête bien aux opérations arithmétiques (informatique). IV.2.4 Code complément à un Chiffre positif : binaire naturel Chiffre négatif : complément bit à bit du binaire naturel Utilisé dans les compteurs (circuits logiques). Acquisition de données V.14 Théorie de la quantification et de l’échantillonnage ESIEE - Olivier Français Annexe A Rappel Traitement du signal Outils mathématiques I La transformée de Fourier (Joseph Fourier, mathématicien Français, 1768-1830) I.1 Définition de la transformée de Fourier A tout signal fonction du temps e(t), on peut associer son image E(f) définie dans l'espace des fréquences. E est appelée transformée de Fourier de e, elle est définie par: E( f ) = F( e( t )) = +∞ ∫ e( t )e − j2πf . t dt −∞ I.2 Propriétés de la transformée de Fourier Il y a complète dualité entre l'espace temps et l'espace fréquence qui est représenté par la transformée de Fourier. Cela implique l'existence de la transformée de Fourier inverse : +∞ −1 ∫ E( f )e e( t ) = F ( E( f )) = j2πf . t df −∞ La transformée de Fourier introduit la notion de spectre d'un signal qui est la caractéristique fréquentielle d'un signal. Un signal peut être ainsi défini dans deux espaces, soit temporel soit fréquentiel. Remarque: On peut étendre la transformée de Fourier en parlant de transformée de Laplace. On pose p comme variable complexe (p=j2πf), ainsi : L(e(t )) = E (p) = ∫ e(t).e − pt dt Propriétés: Linéarité, commutativité, associativité, bijectivité… de( t ) de plus L( ) = p.E(p) - e(0-) ; lim pE(p) = e(0 + ) ; lim pE(p) = e(+∞) p→+∞ p→0 dt II.3 Le produit de convolution On définit le produit de convolution entre deux signaux en décalant de τ l’un des deux signaux et en intégrant leur produit sur le temps : s( t ) = e( t )∗ h( t ) = +∞ ∫ e( λ )h( t − λ )dλ −∞ Propriétés: On notera que la transformée de s(t) traversant un filtre de réponse impulsionnelle h(t) vaut : S( f ) = E ( f ). H ( f ) Inversement, si S( f ) = E ( f )∗ H ( f ) alors s( t ) = e( t ). h( t ) C’est une propriété très importante. Une multiplication temporelle devient un produit de convolution fréquentiel. De même un produit de convolution temporel devient une multiplication fréquentielle. Acquisition de données V.15 Théorie de la quantification et de l’échantillonnage ESIEE - Olivier Français II.4 L'impulsion de Dirac (δ(t)) Première approche: c’est une impulsion de durée to, d’amplitude Ato, avec to très petit. C’est une impulsion d’énergie constante. Définition mathématique : δ( t ) : t ≠ 0 δ( t ) = 0 +∞ +∞ -∞ -∞ ∫ δ( t )dt = 1 de plus e(t o ) = ∫ e( t ).δ( t − t o )dt Propriété : L'impulsion de dirac est le neutre de la convolution: s(t)=s(t)*δ(t) TF( δ( t )) = 1 ⇔ δ( t ) = +∞ ∫e j2 πft df −∞ II.5 Le Peigne de dirac C’est un train d’impulsion espacé de Te. On le note PTe ( t ) et PTe ( t ) = ∑ δ(t − nTe) n rq: 1 De plus: TF( PTe ( t )) = P 1 (t ) Te Te Pour un système linéaire qui, à une fonction d'entrée e(t), fait correspondre la fonction de sortie s(t) par une fonction de transfert h(t), si e(t)=δ(t) alors S(f)=E(f).H(f)=H(f) donc s(t)=h(t). On appelle ainsi h, la réponse impulsionnelle. Exemple de transformée de Fourier : ( δ( f − fo ) + δ( f + fo )) / 2 Cos( 2 πf0 t ) 0 -f0 t Rect(t) Te . 1 Te/2 -Te/2 0 Acquisition de données Te f sin( πfTe ) = Te sin c ( fTe ) ( πfTe ) t 0 fe 2fe f 1 peigne 1 ( f ) Te Te peigneTe ( t ) 0 f0 0 2Te t -3fe -fe 0 fe 2fe 3fe f V.16 Théorie de la quantification et de l’échantillonnage ESIEE - Olivier Français Annexe B Filtrage I Exemple de filtre passe-bas d'ordre 2 C2 R R Ve C1 La fonction de transfert de ce circuit est: Vs = Ve Vs 1 ω ω 1 + 2mj − ( )2 ω0 ω0 avec: ω 0 = 1 et m = R C1C 2 C1 C2 II Exemple de synthèse de filtre On souhaite réaliser un filtre du type butterworth ( -3dB à Fe) vérifiant une atténuation minimum de 20 dB à 1,5 fois la fréquence d’échantillonnage. II.1 Gabarit du filtre de type butterworth 1 T(x ) = avec T( x ) = T(s) et donc s = jx = j ω ωo 2n (1 + x ) n est l’ordre du filtre. II.2 Choix de l’ordre du filtre (n) − n> b 10 lg(10 − 1) 2 lg x1 avec b gain d’atténuation minimum en fréquence x1=w1/w0 II.3 Synthèse du filtre Décomposition en cellule élémentaire du second ordre. Recherche des zéros de : P( x ) = 1 + x 2 n = 0 Les zéros sont du type a ± jb avec a 2 + b 2 = 1 P( x ) = (( x ± a ) + jb)(( x ± a ) − jb)..... Donc on peut écrire : P( x ) = [( x ± a )² + b ²]..... Ce qui correspond au module de : Acquisition de données V.17 Théorie de la quantification et de l’échantillonnage ESIEE - Olivier Français P( x ) = [b + j( x + a )][b + j( x − a )].... = P(s) avec P(s) = [b + s + ja ][b + s − ja ]....; T = z z P(s) = [a ² + b ² + 2bs + s ²]... Ainsi on retrouve la fonction de transfert décomposée en ordre 2. Dans le cas n=6 : Trois cellules d’ordre 2 : π π m = sin + k 12 k:[0;1;2 ] 12 Cellule M R C1 C2 1 2 3 0,2588 0,7071 0,9659 3.07 kΩ 1,125 kΩ 824 Ω 10 nF 10 nF 10 nF 0,67 nF 5 nF 9,32 nF Acquisition de données V.18 CHAPITRE VI Définition des caractéristiques des convertisseurs : CAN – CNA Olivier Français, 2000 Caractéristiques des convertisseurs ESIEE - Olivier Français SOMMAIRE I CARACTÉRISTIQUE DE TRANSFERT IDÉAL .......................................................................................... 3 I.1 DÉFINITION ..................................................................................................................................................... 3 I.2 RÉSOLUTION ................................................................................................................................................... 3 I.3 ERREUR DE QUANTIFICATION .......................................................................................................................... 4 II ERREURS DES CONVERTISSEURS............................................................................................................ 4 II.1 ERREUR D’OFFSET ......................................................................................................................................... 4 II.2 ERREUR DE GAIN............................................................................................................................................ 4 II.3 ERREUR DE LINÉARITÉ DIFFÉRENTIELLE (DNL)............................................................................................. 5 II.4 ERREUR DE LINÉARITÉ INTÉGRALE (INL) ...................................................................................................... 5 II.5 CARACTÉRISTIQUE TOTALE SANS COMPENSATION ......................................................................................... 5 II.6 ERREUR D’HYSTÉRÉSIS .................................................................................................................................. 6 II.7 ERREUR DE MONOTONICITÉ ........................................................................................................................... 6 Acquisition de données VI.2 Caractéristiques des convertisseurs ESIEE - Olivier Français Définition des caractéristiques des convertisseurs : CAN – CNA I Caractéristique de transfert idéal I.1 Définition C’est la caractéristique qui sert de référence pour l’analyse des erreurs (les écarts sont mesurés par rapport à la droite idéale). Analog Output Digital Output Ideal Straight Line Ideal Straight Line 101 5 Center 100 4 011 3 010 Step Width (1 LSB) 001 000 0 1 2 3 4 5 Analog Input Step Height (1LSB) 2 1 0 000 001 010 011 100 101 Digital Input Code Figure 1 : Caractéristique de transfert idéal CAN - CNA Pour le CAN, la caractéristique de transfert idéal est une courbe en escalier qui lie l’entrée analogique au code numérique qui lui est affectée. On peut l’établir à l’aide de la fonction Enom : bn b1 b 2 E nom = U ref + + ... + n 4 2 2 Ainsi, le code obtenu (b1b2…bn) vérifie : 1 U ref 1 U ref E nom − < Vin < E nom + n 2 2 2 2n Pour le CNA, nous obtenons une caractéristique discrète où chaque point est lié au code par la relation : bn b1 b 2 Vout = U ref + + ... + n 2 2 4 I.2 Résolution Pour le CAN, c’est la plus petite variation de tension qui engendre une modification du code. Elle correspond au quantum, on l’exprime très souvent en pourcentage (%) : 1 Résolution = n 100 2 Pour le CNA, c’est l’écart minimum entre deux codes. Elle représente le pourcentage d’évolution de la sortie. n résolution 1 quantum (%) 8 1/256 0.391 10 1/1024 0.0977 12 1/4096 0.0244 14 1/16384 0.0061 Acquisition de données VI.3 Caractéristiques des convertisseurs ESIEE - Olivier Français I.3 Erreur de quantification C’est l’écart entre la tension que l’on convertit (entrée du CAN) et la tension correspondant au code que l’on obtient (sortie du CNA). Quantization error +1/2 LSB 0 -1/2 LSB Analog Input 1 2 3 4 5 Figure 2 : Erreur de quantification C’est une caractéristique en dent de scie à valeur moyenne nulle de manière à minimiser son influence. Elle évolue entre +/- 1/2 quantum. C’est une erreur qui est inhérente à toute numérisation. On ne peut pas l’éliminer. II Erreurs des convertisseurs II.1 Erreur d’offset C’est un décalage entre la courbe de transfert idéal et la courbe réelle : Digital Output Ideal curve 101 Analog Output 100 5 011 4 Actual curve 010 001 000 0 2 3 4 3 Ideal curve 2 1/2 LSB 1 Actual curve 5 Analog Input Offset error 1 Offset error 0 000 001 010 011 100 101 Digital Input Code Figure 3 : Erreur d’offset CAN - CNA Elle est due à la présence d’offset des A.Op. et comparateurs au sein du convertisseur. Elle est définie par l’écart existant sur le code nul (00..0). On peut la compenser par un circuit externe en ramenant l’écart sur le code nul à zéro. II.2 Erreur de gain La pente de la fonction de transfert est différente de la pente idéal : Digital Output 1/2 LSB Full scale 101 Actual curve Gain error 5 100 Actual curve Gain error 4 011 Ideal curve 3 010 2 001 1 000 0 Full scale Analog Output 111 1 2 3 4 5 Analog Input Ideal curve 0 000 001 010 011 100 Digital Input Code Figure 4 : Erreur de gain CAN - CNA Acquisition de données VI.4 Caractéristiques des convertisseurs ESIEE - Olivier Français Elle peut être due à une erreur sur la référence de tension, sur les gains des ampli utilisés ou encore un mauvais appareillage d’un réseau de résistance. On la définit par rapport à la pleine échelle du convertisseur (code 11…1). On peut la compenser par un circuit externe qui annule l’erreur. II.3 Erreur de linéarité différentielle (DNL) Elle est définie pour chaque palier du convertisseur et elle représente la différence entre la largeur du palier réelle et la largeur idéale. On l’exprime en nombre de LSB. Analog Output Digital Output Ideal Straight Line Actual Step Height Actual step 5 DNL Actual Step 1 LSB 4 1 LSB Ideal curve Ideal Step Width (1 LSB) Analog Input DNL 3 2 Ideal Step Height (1LSB) 1 0 000 001 010 011 100 101 Digital Input Code Figure 5 : Differential NonLinearity CAN - CNA II.4 Erreur de linéarité intégrale (INL) Elle est définie par la position de la courbe réelle par rapport à la courbe idéale. Dans le cadre du CAN, il existe deux définitions de l’INL. La première caractérise la différence entre la position des flancs, une erreur nulle correspond donc à une INL nulle. La deuxième caractérise la différence entre le milieu des paliers et les flancs. Une erreur nulle correspond alors à un INL d’un demi-quantum. Pour le CNA, il n’y a qu’une seule définition. C’est la différence entre le point théorique et le point pratique. Digital Output Ideal transition 101 Actual transition Analog Output 100 011 010 End points line INL (def 1.) 3 INL (011) 2 INL (def 2.) Analog Input INL (001) 1 0 000 001 010 011 100 Digital Input Code Figure 6 : Integral NonLinearity CAN - CNA II.5 Caractéristique totale sans compensation C’est l’erreur obtenue sans aucune compensation (offset, gain, INL, DNL…). On la définit par la différence maximum à chaque palier entre les flancs et le milieu d’un palier idéal. Acquisition de données VI.5 Caractéristiques des convertisseurs ESIEE - Olivier Français Digital Output Analog Output 101 total error (step 101) 100 5 4 011 3 010 2 001 total error (setp 001) 000 0 1 2 3 4 5 Analog Input total error (step 011) 1 Digital Input Code 0 000 001 010 011 100 101 Figure 7 : Erreur totale CAN - CNA II.6 Erreur d’hystérésis Les tensions de transition peuvent varier selon le sens dans lequel on parcourt la fonction de transfert. Cela reflète la présence d’hystérésis au sein du comparateur ou bien la décharge incomplète de capacité. II.7 Erreur de monotonicité La caractéristique de transfert d’un convertisseur doit assurer la croissance ou décroissance de la sortie en fonction du code. Une erreur de monotonicité arrive quand cette croissance ou décroissance n’est pas assurée. Figure 8 : Erreur de monotonicité CAN - CNA Acquisition de données VI.6 CHAPITRE VII Les Convertisseurs Analogiques Numériques Olivier Français, 2000 Convertisseur Analogique Numérique ESIEE - Olivier Français SOMMAIRE LES CONVERTISSEURS À INTÉGRATION .................................................................................................. 3 I LE CONVERTISSEUR SIMPLE RAMPE ...................................................................................................... 3 I.1 PRINCIPE ......................................................................................................................................................... 3 I.2 PHASES DE FONCTIONNEMENT ........................................................................................................................ 3 I.3 CARACTÉRISTIQUES ........................................................................................................................................ 4 II LE CONVERTISSEUR À RAMPE NUMÉRIQUE....................................................................................... 4 II.1 PRINCIPE ........................................................................................................................................................ 4 III LE CONVERTISSEUR DOUBLE RAMPE (OU PAR INTÉGRATION) ................................................. 4 III.1 PRINCIPE ....................................................................................................................................................... 4 III.2 PHASES DE FONCTIONNEMENT...................................................................................................................... 5 IV LE CONVERTISSEUR PAR PESÉES (APPROXIMATIONS) SUCCESSIVES ..................................... 5 C’EST UNE VIEILLE APPROCHE QUI EST EN PHASE D’ÊTRE REMPLACÉE PAR LES CONVERTISSEUR PIPELINE.......... 5 IV.1 PRINCIPE ...................................................................................................................................................... 5 IV.2 MISE EN ŒUVRE ........................................................................................................................................... 6 V LE CONVERTISSEUR FLASH (OU PAR COMPARAISON DIRECTE) ................................................. 7 V.1 PRINCIPE........................................................................................................................................................ 7 VI LE CONVERTISSEUR SEMI-FLASH ......................................................................................................... 8 VI.1 PRINCIPE ...................................................................................................................................................... 8 VII BILAN COMPARATIF RAPIDE DES CAN............................................................................................... 8 VIII CONVERTISSEUR PIPELINE .................................................................................................................. 8 VIII.1 PRINCIPE.................................................................................................................................................... 8 VIII.2 CAS DU PIPELINE N ÉTAGES 1 BITS ............................................................................................................ 9 IX CONVERTISSEUR ALGORITHMIQUE..................................................................................................... 9 X CONVERTISSEUR À SURÉCHANTILLONNAGE................................................................................... 10 X.1 PRINCIPE...................................................................................................................................................... 10 X.2 INFLUENCE SUR LE BRUIT DE QUANTIFICATION ........................................................................................... 10 X.3 LE MODULATEUR DELTA.............................................................................................................................. 11 X.4 STRUCTURE DELTA SIGMA .......................................................................................................................... 12 XI BILAN DES CONVERTISSEURS (1997) ................................................................................................... 13 Acquisition de données VII.2 Convertisseur Analogique Numérique ESIEE - Olivier Français Les Convertisseurs Analogiques Numériques Le but du CAN est de convertir un signal analogique continu en un signal discret et cela de manière régulière (à la fréquence d'échantillonnage). Il existe différents types de convertisseur qui vont se différencier par leur temps de conversion et leur coût (Surface de silicium). n −1 can V → N = ∑ bi 2i 0 Les convertisseurs à intégration I Le convertisseur simple rampe I.1 Principe A la valeur de la tension d’entrée on fait correspondre une impulsion dont la largeur est proportionnelle à cette tension. Cette impulsion vient contrôler l’autorisation à s’incrémenter d’un compteur. On génère ainsi le code binaire de sortie en comptant plus ou moins longtemps en fonction de l’amplitude du signal à convertir. Vc Comparateur n Vin Clk Vc I RAZ t 0Comparateur t RAZ Horloge (T) C Compteur 0 départ pente : I/C 0 Compteur t RAZ Figure 1 : Principe du convertisseur simple rampe I.2 Phases de fonctionnement Phase 1 : RAZ Vc=0 et N=0 Phase 2 : Integration aux bornes du condensateur sous un courant constant tant que la tension du condensateur Vc est inférieur à la tension à convertir Vin. 1 I Vc = ∫ Idt = t C C Vc < Vin ⇒ on compte tous les T, T période de l’horloge système. Phase 3 : Vc=Vin Le comparateur bascule et bloque le compteur à sa dernière valeur N : N= Acquisition de données C Vin I T VII.3 Convertisseur Analogique Numérique ESIEE - Olivier Français On obtient une valeur comptée N qui est fonction de Vin, C, I et T. I.3 Caractéristiques + Avantages : - Simple et peu coûteux. - Inconvénients : - N dépend de C donc de la tolérance sur C. - Lent car nécessite 2N cycles d’horloges pour effectuer une conversion. - Comme il n’y a pas de synchronisme entre l’horloge et le RAZ, cela induit une imprécision de 1 période au début et à la fin de la conversion soit une erreur moyenne de 1,5 quantum. II Le convertisseur à rampe numérique II.1 Principe Dans ce cas, on remplace l’intégrateur analogique par un convertisseur N/A : Vin porte Vin Compteur Vcna Horloge t N CNA 0 Figure 2 : Principe du convertisseur à simple rampe La rampe est ainsi réalisée de manière numérique. Le temps n’intervient plus comme variable. III Le convertisseur double rampe (ou par intégration) III.1 principe On effectue une double intégration de manière à faire s’annuler les erreurs dues aux composants : RAZ R Vin - Vref + Signaux de commandes C - Compteur + Sorties numériques Figure 3 : Architecture du convertisseur double rampe Acquisition de données VII.4 Convertisseur Analogique Numérique ESIEE - Olivier Français III.2 Phases de fonctionnement Phase 1: On charge une capacité pendant un temps T0, fixé, sous la tension à mesurer. To représente un cycle complet du compteur. Phase 2 : On décharge la capacité sous une tension fixée Vref. Durant cette décharge, on incrémente un compteur (n bits) qui une fois la décharge terminée, sera l'image numérique de la tension à quantifier. On notera qu’il faut que Vref et Vin soit de signe opposé. La durée de fonctionnement du compteur est alors : T = To Vin Vref On s’affranchit de l’incertitude sur la capacité. Seule la tension de référence intervient dans la mesure ainsi que le nombre (N) d’impulsions Te enregistrées durant T. Vin On a : To=2nTe et T=Nte, d’où : N = 2 n Vref Ces convertisseurs offrent une bonne résolution, mais sont très lents. On peut les utiliser avec des cycles de conversion de 20ms de manière à s’affranchir de l’influence du secteur (50Hz). Au USA, on utilise des temps de conversion de 16.6ms du à la fréquence du réseau qui est de 60Hz. Ils sont utilisés dans le cas de mesure de température, de valeurs quasi-constantes. En instrumentation basse fréquence, on peut atteindre une résolution de 18 bits. On ne peut espérer des temps de conversion très courts car il nécessite au moins 2*2N cycles d’horloge par acquisition. IV Le convertisseur par pesées (approximations) successives C’est une vieille approche qui est en phase d’être remplacée par les convertisseur Pipeline. IV.1 Principe On détermine les valeurs des différents bits l’un après l’autre en commençant par le MSB, un peu à la manière d’un marchande de marché : Acquisition de données VII.5 Convertisseur Analogique Numérique ESIEE - Olivier Français Vo/2 Vin Vref Vref Vin = b n −1 + b n −2 + .... 2 4 - + 1 Oui 0 Non Vo/4 Vo/2 1 Oui + 0 Vo/4 Figure 4 : Principe de la pesée successive Le signal est comparé à une tension de référence: Vo/2. S'il est supérieur, on lui retranche cette valeur et on met le bit de comparaison à '1', sinon on met le bit de comparaison à '0' et on le compare à la tension suivante. Vin ⇔ Vref 2 puis Vin − Vref Vref b n −1 ⇔ 2 4 etc…. On effectue ainsi un encadrement progressif de plus en plus fin. Ainsi pour un CAN N bits, en N coups on obtient la conversion. Il est plus lent que le Flash. Ainsi pour 16 bits, il lui faut en moyenne un temps de conversion de 10µs. Il est très adapté à des signaux audio. IV.2 Mise en œuvre On dispose d’un registre qui à chaque coup d’horloge va décaler le code initial pour arriver au code final : Horloge Registre à approx. successives Rétour (sup = 1; Inférieur = 0) C.N.A. Bascules D n bits Vin Figure 5 : Elaboration d’un convertisseur à approximations successives On effectue une comparaison de la tension à convertir Vin avec la tension issue du CNA connecté au registre. Le premier code issu du registre est 1000 ( Cas d’un CAN 4 bits), code correspondant à la tension « moitié » (Vref/2). Puis on décale ce code vers *100 puis **10 etc… A la place de «*», on vient placer le résultat de la comparaison. Si la tension d’entrée est supérieure on positionne un «1», si elle est inférieure on positionne un «0». Acquisition de données VII.6 Convertisseur Analogique Numérique ESIEE - Olivier Français Ci-dessous un exemple de cycle de conversion : 1101 3Vref/4 1100 1011 1010 1001 Vref/2 1000 0111 Vcna Vin t 1000 Sortie registre 1100 1010 1011 Retour Sup. Inf. Sup. Inf. Retenu 1*** 10** 101* 1010 Figure 6 : Evolution du code au cours des pesées successives V Le convertisseur Flash (ou par comparaison directe) V.1 Principe Vref Vin 3/4 Q1 1/2 Q0 1/4 Figure 7 : le convertisseur Flash C'est un réseau de comparateur mis en parallèle. Un codage sur n bits nécessite 2 n −1 comparateurs et résistances. Le type de conversion est lié au choix des valeurs de résistances : Position Quantification linéaire Quantification linéaire Résistance Centrée Par défaut Connectée Vref 3R/2 R … R R … R R Connectée Masse R/2 R La conversion est faite en un coup d’horloge, c'est un système qui est très rapide (1>300Mhz) mais qui coûte très cher. Utilisé en vidéo (30Mhz), il est limité à 12 bits (coût et fabrication de l'encodeur). Le passage d’un code « thermométrique » au code binaire est très gourmand en terme de surface de silicium. (2n-1 comparateurs) et consomme de la puissance. 8 bits 400 Mhz 2.7 W 6*8 mm² 6 bits 6 Ghz 2W 3*4 mm² Acquisition de données VII.7 Convertisseur Analogique Numérique ESIEE - Olivier Français VI Le convertisseur semi-flash VI.1 Principe La conversion se fait en deux étapes : - Phase 1 : on utilise un premier CAN Flash qui détermine les principaux bits de poids fort. - Phase 2 : on soustrait la tension des bits de poids fort à la tension d’entrée pour ensuite déterminer les bits de poids faible. Vin Flash 5 bits 5 Poids Forts CNA +- 8 Poids faibles Flash 8 bits Figure 8 : le convertisseur semi-Flash On utilise un premier CAN sur N1 bits pour déterminer le MSB. Puis un CNA sur N1 bits de manière à retrancher la partie entière, le résidu est converti à l’aide d’un CAN sur N2 bits. Ainsi en deux coups d’horloge on effectue la conversion. L’avantage réside en la diminution de la surface de Silicium nécessaire comparé à un CAN Flash. On appelle aussi ce type de Convertisseurs des convertisseurs série parallèle. On peut ainsi augmenter la résolution en diminuant la surface de la puce comparativement au Flash, mais on augmentera le temps de conversion. On trouve des CAN sur ce principe en 8 bits à 40Mhz. VII Bilan comparatif rapide des CAN Double pente Approximations Flash Durée de CV N 2 cycles N cycles 1 cycles Fréq. Utilisation kHz 50 khz > 10 Mhz Nbre de bits > 16 bits 16 bits 10 - 12 bits Coût $ $$ $$$ VIII Convertisseur Pipeline VIII.1 Principe C’est un convertisseur qui se comporte comme un semi flash auquel on a ajouté un E/B entre chaque étage. A chaque coup d’horloge, on fait effectue n conversions en parallèle. Chaque conversion étant dédié à une partie du code. En traversant le convertisseur (en n clocks), la tension d’entrée est convertie en commençant par les bits de poids forts et finissant par les bits de poids faibles. Acquisition de données VII.8 Convertisseur Analogique Numérique ESIEE - Olivier Français Nous prendrons ci-dessous le cas d’un convertisseur pipeline 12 bits décomposés en 3 étages de 4 bits chacun : Vin [n] S/H + *16 - S/H [n-1] - ADC 4 + *16 [n-2] S/H ADC 4 DAC ADC 4 DAC [n] Register 4 bits [n-1] Register 4 bits [n-2] [n-1] Register 4 bits [n-2] MSB [n-2] ........... Stage 1 LSB Stage 3 Stage 2 A chaque front d’horloge, on effectue 3 conversions en parallèle au travers de chaque cellule. Chaque conversion correspond à une partie du code binaire. Etage 1 : MSB de l’entrée correspondant à l’instant [n] Etage 2 : Bits intermédiaires de l’entrée correspondant à l’instant [n-1] Etage 3 : LSB de l’entrée correspondant à l’instant [n-2] A la fin de chaque étape, on calcule le résidu de la conversion partielle, ce résidu est ensuite recalé à la pleine échelle par une multiplication.. Ce convertisseur possède un temps de latence nécessaire à la propagation de l’entrée dans les cellules (ici 3 coûts d’horloge). Mais une fois le convertisseur « chargé », à chaque coût d’horloge il sort une data. VIII.2 Cas du pipeline N étages 1 bits C’est une structure comparable au CV algorithmique : ADC 1 bit bi DAC 1 bit Vin S/H - + - + Vr/2 *2 Stage 2 Stage 3 ... Vr/2 Stage 1 Chaque étage marche en parallèle de manière décalée. Il sont utilisable en video (10-14 bits ; 100khz 100Mhz). Par contre on ne peut faire d’asservissement numérique du à la présence du temps de latence. IX Convertisseur Algorithmique La conversion s’effectue bit après bit du MSB au LSB. Il suffit de reprendre le premier étage du pipeline (1 bit) et de le reboucler sur lui même : Acquisition de données VII.9 Convertisseur Analogique Numérique ESIEE - Olivier Français ADC 1 bit bi DAC 1 bit Vin S/H - + - + Vr/2 *2 Vr/2 Stage 1 On effectue un encadrement progressif du code binaire finale. Il faut N coups d’horloge pour obtenir le code finale qui est obtenu de manière série. Bien évidemment, ce type de convertisseur occupe une surface de silicium réduite, consomme peu et n’est pas cher. X Convertisseur à suréchantillonnage X.1 Principe Quant on veut améliorer la précision d’un convertisseur, on augmente le nombre de bits. Dans le cas d’un convertisseur à suréchantillonnage, on se base sur un codage minimaliste (un bit) qui se déroule à très haute fréquence bien au delà de la fréquence dite de shannon (Fe=2Fmax). De cette manière, on étale le spectre du bruit de quantification sur une plus grande gamme de fréquence, améliorant ainsi le rapport signal sur bruit. De plus, les convertisseurs à suréchantillonage ont la particularité à repoussé le bruit en haute fréquence, diminuant d’autant ce bruit dans la bande passante. C’est donc par un échantillonnage à haute vitesse que l’on augmente la précision. X.2 Influence sur le bruit de quantification Lors de la numérisation d’un signal sur N bits, le codage de l’amplitude sur un nombre fini de possibilité entraîne un bruit de quantification. Ce bruit de quantification se caractérise par sa puissance de bruit : q2 Pb = 12 ∆V max avec q le pas de quantification q = 2N Ce qui donne un rapport signal sur bruit : Ps SNR db = 10 log( ) = 6,02 N + 1.76dB Pb Un bit de code rajoute 6dB de SNR. Cela revient à dire qu’un SNR de 120dB correspond à une quantification sur 20bits. La répartition spectrale de cette puissance de bruit donne une densité spectrale de puissance uniforme répartie entre –Fe/ et Fe/2 avec comme amplitude : q2 Dsb(f ) = 12Fe Acquisition de données VII.10 Convertisseur Analogique Numérique ESIEE - Olivier Français Signal SNR Bruit 0 fe/2 Si on échantillonne le même signal mais cette fois-ci à une fréquence K fois supérieure, on va diviser d’autant la densité spectrale du bruit qui va cette fois s’étaler entre – KFe/2 et KFe/2 : Signal SNR Bruit 0 KFe/2 fe/2 Ainsi dans la bande de fréquence [0 ;Fe/2] la puissance du bruit est divisé par K, soit un SNR : SNR db = 6,02 N + 1.76dB + 10 log(K ) Utiliser une fréquence d’échantillonnage 4 fois supérieure à la fréquence dite de Shannon revient à augmenter le SNR de 6 db soit un gain de 1 bit. Par cette technique on va pouvoir améliorer le SNR d’une chaîne d’acquisition et soulager le filtre anti-repliement en entrée de chaîne. En effet il doit laisser passer jusqu’à Fmax (Fe/2) et couper au plus à Kfe/2. Pour revenir à un format et débit de données désiré, on utilise un filtre numérique qui permet de mettre en forme le bruit en le repoussant dans les Hautes Fréquences, puis une décimation (Comb filter) permet en moyennant les données de se recaler à un débit à la fréquence Fe. *************** Evolution du Spectre (voir transparent ESIEE Exposé) ***************** X.3 Le modulateur delta Un modulateur delta se compose d’un comparateur et d’un intégrateur. Fe Ve + +V Delta outpu -V Comparator Integration Acquisition de données 1/p VII.11 Convertisseur Analogique Numérique ESIEE - Olivier Français On compare le signal d’entrée (Ve) à la sortie de l’intégrateur (Vs.int). En fonction de cette comparaison, on va venir modifier le signe de la tension d’entrée de l’intégrateur. De cette manière, la tension Vsint va tendre à suivre l’évolution de la tension Ve : Si Ve>Vs.int : on va intégrer positivement de manière à « forcer » Vs.int à se rapporcher de Ve. Si Ve < Vs.int : on va tendre à faire diminuer Vs.int en appliquant une tension négative à l’entrée de l’intégrateur. Delta output t Input comparator voltage t On obtient une sortie sur un bit en fréquence élevée. Par cette modulation, on effectue un codage de la pente (dérivée) du signal. La démodulation reprend la même structure du modulateur auquel on associe un filtre passe bas. Data Low Pass filter Analog output Remarque : il existe des structures de modulateur delta qui adapte leur pente d’intégration en fonction de la nature du signal (AN1544 Motorola) X.4 Structure Delta sigma Cette structure découle du modulateur delta. En rajoutant sur l’entrée du signal un intégrateur, le modulateur delta effectue alors un codage de l’amplitude du signal d’entrée. le comparateur voit deux intégrateurs sur ses entrées, en les faisant alors glisser en sortie du comparateur, on obtient la structure du convertisseur sigma delta : Ve Fe + - +V Sortie delta 1/p Intégrateur -V De manière macroscopique, on s’assure que la valeur moyenne de la sortie delta suive la valeur moyenne de la tension d’entrée. En cas d’écart, l’intégrateur vient compenser. Vs delta = Ve La sortie est dans ce cas sur un bit en très haute fréquence. On associe au convertisseur un filtre numérique décimateur qui a pour objectif de fournir un signal numérique au format désiré et à la fréquence souhaitée. De plus il élimine le bruit hors de la bande passante du signal. Acquisition de données VII.12 Convertisseur Analogique Numérique ESIEE - Olivier Français Modulateur Sortie sur 1 bit Sortie N bits à Fe Filtre numérique décimateur ******** Modélisation : (Le gain en SNR est plus que 10log(K) entre 0 et Fe/2) - Cours Yves Blanchard (I5) Evolution spectre ************ XI Bilan comparatifs des convertisseurs (Chiffres de 1997…) Type de CV Fréquence Résolution Compteur Simple rampe Double rampe Approx. Successives Algorithmique Flash Sub-ranging Pipeline Sigma-delta 100Khz 100Khz 100Khz 1Mhz 1Mhz >100Mhz 50Mhz 100Mhz 1Mhz 14-16 bits 10-12 bits >16 bits 14-16 bits 14-16 bits 12-14 bits 12-14 bits 10-12 bits >20 bits Surface Analogique 300 transistors 100 transistors 150 transistors 300 transistors 100 transistors 2500 transistors 600 transistors 800 transistors 1000 transistors Surface Consommation Numérique 500 portes 10 mWatts 10 mWatts 100 portes 10 mWatts 150 portes 500 portes 10 mWatts 100 portes 1 mWatt 5000 portes 1 Watt 500 portes 100 mWatts 200 portes 100 mWatts 5000 portes 100 mWatts Remarque : Comparateur : 10 transistors Ampli-op : 50 transistors DAC (N bits) : 2N transistors + 2N portes Registre : 5 portes par bit Compteur : 6 portes par bit Acquisition de données VII.13 Convertisseur Numérique Analogique ESIEE - Olivier Français CHAPITRE VIII Les Convertisseurs Numériques Analogiques Olivier Français, 2000 Acquisition de données VIII.1 Convertisseur Numérique Analogique ESIEE - Olivier Français SOMMAIRE I RÔLE ................................................................................................................................................................... 3 I.1 DÉFINITION ..................................................................................................................................................... 3 I.2 PRINCIPE ......................................................................................................................................................... 3 II STRUCTURE DE CNA .................................................................................................................................... 3 II.1 CNA À RÉSISTANCES PONDÉRÉES (PARALLÈLES) .......................................................................................... 3 II.2 RÉSEAU R-2R : STRUCTURE EN ÉCHELLE À COMMUTATION DE COURANT ..................................................... 4 III.2.1 Cas 1 cellule ......................................................................................................................................... 4 III.2.2 Cas 2 cellules........................................................................................................................................ 5 II.2.3 Cas n cellules ......................................................................................................................................... 5 II.2.4 Exemple de CNA à réseau R-2R : AD7532 ou DAC830 ........................................................................ 6 II.2.5 Modélisation d’un CNA R-2R ................................................................................................................ 6 II.2.6 Montage de sortie associé...................................................................................................................... 6 II.2.7 Glitch ..................................................................................................................................................... 8 III APPLICATION DES CNA : MULTIPLIEUR / DIVISEUR....................................................................... 8 III.1 MULTIPLIEUR ............................................................................................................................................... 8 III.2 DIVISEUR...................................................................................................................................................... 9 Acquisition de données VIII.2 Convertisseur Numérique Analogique ESIEE - Olivier Français Les Convertisseurs Numériques Analogiques I Rôle I.1 Définition On souhaite à partir d’une information numérique, codée sur n bits, récupérer un signal analogique, image du numérique. V b n −1b n −2 ....b 0 ⇒ Vout = ref b n −1 2 n −1 + b n −2 2 n −2 + ... + b1 21 + b 0 2 0 n 2 [ ] Analog Output Ideal Straight Line 5 4 3 Step Height (1LSB) 2 1 0 000 001 010 011 100 101 Digital Input Code La tension de sortie est obtenue en effectuant une opération de sommation sur n grandeurs multiples de deux les unes par rapport aux autres. I.2 Principe Chaque bit va être associé à un interrupteur qui connectera (1) ou non (0) une source (de courant) sur la sortie. II Structure de CNA II.1 CNA à résistances pondérées (parallèles) A un montage de sortie qui fait office de convertisseur courant - tension, on associe un réseau parallèle de n résistances de valeurs multiples de 2 entres elles. Ces n résistances jouent le rôle de source de courant. Figure 1 : CNA à réseau parallèle Acquisition de données VIII.3 Convertisseur Numérique Analogique ESIEE - Olivier Français [ ] Vref b n −1 2 n −1 + b n −2 2 n −2 + ... + b1 21 + b 0 2 0 2n Bien que très simple comme structure, elle pose un problème pour la réalisation des résistances. Dans le cas d’un CNA 8 bits, il faut une précision inférieure à 0.4% sur la fabrication des résistances. De plus la gamme de variation des résistances va de 1 à 2n. Leur valeur doit de plus être très supérieure à la valeur des Ron des interrupteurs. La linéarité du convertisseur sera liée à la précision des résistances. Un convertisseur de 16 bits sur ce principe n’est pas réaliste. On voit simplement qu’un offset sur l’A.Op. de sortie entrainera une translation de la droite de transfert vers la droite ou la gauche. De même, la résistance permettant la conversion courant tension, si elle est incorrecte, entrainera une erreur de gain. Vout = II.2 Réseau R-2R : structure en échelle à commutation de courant Ce type de CNA, qui est le CNA conventionnellement utilisé, ne fait appel qu’à deux valeurs de résistances différentes (R – 2R) ce qui simplifie ainsi sa mise en œuvre par rapport à la structure parallèle précédente. III.2.1 Cas 1 cellule La structure du CNA R-2R s’oriente autour du montage ci-dessous : Figure 2 : Réseau R-2R à une cellule Un réseau (R – 2*2R) est associé à un convertisseur courant – tension. Le réseau est alimenté sous une tension Vref. Un interrupteur, commandé par l’état du bit bo, oriente le courant dans la branche soit vers le convertisseur courant - tension (bo=1) soit vers la masse (bo=0) : 1ère remarque : Le courant traversant la résistance R du réseau se divise en deux à travers les résistances 2R. 2de remarque : L’impédance vue par la source Vref est indépendante de l’état de l’interrupteur commandé par bo et elle vaut 2R. Ainsi, la résistance 2R placée en fin du réseau peut elle-même être remplacée par un nouveau réseau R-2R. L’expression de la tension de sortie est : Acquisition de données VIII.4 Convertisseur Numérique Analogique ESIEE - Olivier Français Vout = − R I ref V bo = − ref bo 2 4 III.2.2 Cas 2 cellules On reprend le montage « une cellule » et on remplace la résistance 2R de fin de réseau par un nouveau réseau R-2R : Figure 3 : Réseau R-2R à deux cellules L’impédance vue par la source Vref est toujours 2R. Le courant se divise de deux en deux à travers les réseaux R-2R : bo b1 Vout = − RI ref − 4 2 II.2.3 Cas n cellules La structure complète est l’association de n cellules cascadées selon un réseau en échelle : Figure 4 : Réseau R-2R à n cellules La tension de sortie est proportionnelle à l’amplitude du code binaire : V V Vout = nref+1 b n −1 2 n −1 + b n − 2 2 n − 2 + ... + b1 21 + b 0 2 0 = N nref+1 2 2 [ Acquisition de données ] VIII.5 Convertisseur Numérique Analogique ESIEE - Olivier Français II.2.4 Exemple de CNA à réseau R-2R : AD7532 ou DAC830 La structure est identique à celle développée précédemment : Figure 5 : Structure interne de CNA AD7532 Cette fois-ci, l’impédance d’entrée du montage est R. On note que l’ensemble des résistances est intégré ainsi que la résistance, ici appelée Rfb (feedback), qui peut assurer la conversion courant – tension. Le calcul des courants sortant donne : Vref I out1 = n (b n −1 2 n −1 + ... + b 0 2 0 ) 2 R Vref I out 2 = n (b n −1 2 n −1 + ... + b 0 2 0 ) 2 R Ce calcul suppose que les courants de sortie Iout1 et Iout2 sont à la masse. Iout1 est directement proportionnel au code N. On peut remarquer que la somme des courants de sortie est constant : Vref 2 n − 1 I out1 + I out 2 = R 2 n La différence des courants de sortie est : Vref 2 n − 1 I out1 − I out 2 = 2I out1 − R 2 n Vref Vref On n’a dans ce cas une évolution entre − et de la différence du courant. R R II.2.5 Modélisation d’un CNA R-2R A partir de ce que l’on a vu précédemment, on pourra représenter un CNA par la structure suivante : Rfb N Iout1 CNA Iout2 Vref II.2.6 Montage de sortie associé 1. Sortie unipolaire Acquisition de données VIII.6 Convertisseur Numérique Analogique ESIEE - Olivier Français Figure 6 : montage unipolaire L’utilisation d’un seul Amplificateur Opérationnel suffit. Mais dans ce cas, la sortie de de signe constant. 2. Sortie bipolaire Dans ce cas, on souhaite avoir une tension de sortie qui puisse évoluer entre +/-Vref : R J1 S1 R2 J2 S2 A.Op. + Vout R1 A.Op. + Figure 7 : Montage bipolaire Le montage ci-dessus fait appel à deux A.Op. La résistance R peut être la résistance Rfb intégrée dans le composant. La valeur de la tension de sortie est : R1 Vs = Rfb J1 − J2 R2 En prenant R1=R2, on obtient une sortie bipolaire symétrique. Remarque : On se méfiera du montage à un seul A.Op : R Iout Iout + Ucna R Figure 8 : montage bipolaire à un A.Op. Acquisition de données VIII.7 Convertisseur Numérique Analogique ESIEE - Olivier Français Dans ce cas, les sorties Iout et Iout n’étant pas directement reliées à la masse, le calcul de ces courants est perturbé pas la présence des résistances. Si celles-ci sont suffisamment petites devant la valeur des résistances intégrées on pourra considérer le calcul juste. On peut aussi utiliser un montage à trois A.Op. qui utilise deux convertisseurs courant - tension pour chaque courant Iout1 et Iout2, ils sont ensuite associés à un soustracteur. Mais ce montage n’apporte pas d’amélioration au montage à deux A.Op. II.2.7 Glitch Lors de la conversion d’un code binaire en tension analogique, on commute des courants par l’intermédiaire d’interrupteurs. Or cette commutation n’est pas instantanée, de plus les interrupteurs de commute pas tous en même temps. Notamment, l’interrupteur associé au MSB est celui qui doit commuté le plus de courant, c’est donc celui qui est le plus lent. Cela se traduit par des glitch qui représentent la commutation progressive des interrupteurs. Ce phénomène est le plus flagrant lors du passage du code 0111 au code 1000. Le régime transitoire fait que le code passe par les transitions suivantes : 0111 ⇒ 0110 ⇒ 0100 ⇒ 0000 ⇒ 1000 La dernière transition fait passer la sortie du code 0000 au code 1000, ce qui se traduit par des variations importantes de la tension de sortie sous la forme de parasites que l’on appelle Glitch. Au code zéro, la tension tend à aller vers 0 volt puis au code 1000 vers Vref/2 dans le cas d’un code unipolaire positif. Remarque : Le CNA à réseau d’échelle : Cette structure de convertisseurs présente l’avantage de ne provoquer la commutation que d’un seul interrupteur par code. Cela permet d’éliminer les régimes transitoires (Glitch) qui peuvent apparaître sur certains CNA : Figure 9 : CNA à réseau d’échelle III Application des CNA : multiplieur / diviseur III.1 Multiplieur La tension de sortie d’un CNA est du type : Acquisition de données VIII.8 Convertisseur Numérique Analogique ESIEE - Olivier Français N Vref 2n Si N est fonction d’un tension V1 (par l’usage d’un CAN) et si l’entrée du CNA est reliée à une tension V2, alors Vout est l’image du produit de V1 Par V2. Vout = k * V1.V 2 Vout = III.2 Diviseur Soit la mise en œuvre suivante d’un CNA R2R : N Iout Vref(Cna) C.N.A. Rfb Vin + Vout Iout L’entrée Rfb est une entrée qui est connectée via une résistance intégrée Rfb à la patte de sortie Iout (on prendra Rfb=R). Les équations du montage sont : Vout = Aε Vin + ε = − RfbIout NVout Iout = n 2 R En prenant A comme infini, on obtiend : 2 n Vin Vout = − N On est donc capable de diviser une tension d’entrée Vin par un chiffre binaire N. Acquisition de données VIII.9
![Compte Rendu TP CAO Electronique]](http://s1.studylibfr.com/store/data/001534181_1-c6ab513176692f79ed01c170518ed68d-300x300.png)
