Le FT 5000 Smart Transceiver est notre processeur de nouvelle

Le FT 5000 Smart Transceiver est notre
processeur de nouvelle génération pour
les réseaux intelligents. C’est également
un produit phare au sein de la nouvelle
plateforme LONWORKS® 2.0 – la nouvelle
génération de produits LONWORKS conçue
pour améliorer grandement la puissance et les
performances des équipements LONWORKS,
le tout avec des coûts de puce et d’outils de
développement beaucoup plus bas.
Le FT 5000 Smart Transceiver intègre un nouveau cœur
Neuron® haute performance avec un transmetteur pour la
paire torsadée en topologie libre. Combiné avec le nouveau
transformateur de communication bas coût FT-X3 et une
mémoire série, le FT 5000 Smart Transceiver est une
solution LONWORKS à la fois moins chère et plus
performante que les versions précédentes du FT Smart
Transceivers.
Alimentation 3,3V.•
Cœur Neuron• ® plus performant
– L’horloge système interne peut
monter à 80MHz.
Réduction de coût signifi cative.•
Interface série pour mémoires •
externes non-volatiles EEPROM et
fl ash bas coût.
Supporte jusqu’à 254 Variables •
Réseau et 127 Alias.
Transformateur de communication •
CMS bas coût appelé FT-X3.
Interruptions programmables pour
•
une réaction plus rapide aux événe-
ments.
Possède une UART matérielle avec •
des FIFOs 16-octets pour la réception
et l’émission.
Boitier 7 mm x 7 mm 48-pin QFN.•
Permet des topologies de câblage •
non-polarisées en étoile, en bus, en
boucle ou mixtes.
Compatibles avec les transmetteurs •
existants comme les FT 3120®/FT
3150® Smart Transceivers et les plus
anciens comme les FTT-10/FTT-10A/
LPT-10/LPT-11.
12 broches d’E/S avec 35 modes de •
programmation standard.
Permet un code applicatif de taille
•
42KO maximum.
64KO de RAM (44KO accessibles par •
l’utilisateur) et 16KO de ROM interne.
Neuron ID 48-bit dans chaque
•
équipement pour les installations et
la gestion du réseau.
Immunité au bruit de mode commun •
très élevée.
Température de fonctionnement •
-40°C à +85°C.
DESCRIPTION
Le FT 5000 Smart Transceiver comprend
trois processeurs 8-bits indépendants
pour gérer la couche physique, le
réseau et l’application du constructeur.
On les appelle respectivement (voir
Figure 1) les processeurs Media-Access
Control (MAC), processeur réseau (NET)
et processeur applicatif (APP). Aux
fréquences d’horloge élevées il y a un
quatrième processeur qui apparaît pour
gérer les interruptions.
I / O Comm
Port
External
Transformer
JTAG
5
XIN XOUT RST~ SVC~
Clock, Reset,
and Service
IRQ CPU
APP CPU
NET CPU
MAC CPU
Serial
Memory
Interface
NVM
(SPI or I2C)
ROM
(16K x 8)
RAM
(64K x 8)
/
/
12
2-6
2
/
Figure 1: la puce FT 5000 Smart Transceiver
Le FT 5000 Smart Transceiver supporte
des topologies de câblage non-
polarisées en étoile, en bus, en Daisy-
Chain, en boucle, ou en mixte (voir
Figure 2). Donc, les installateurs n’ont
pas à suivre des règles de câblage trop
strictes comme on peut en rencontrer
avec d’autres technologies. Ils peuvent
ainsi installer le câble d’une manière
plus rapide et donc moins chère. Cette
technologie de topologie libre simplifi e
également les extensions de systèmes
en éliminant les problèmes dus au
chemin de câble, à la connexion et au
placement.
Singly-Terminated Bus Topology
Star Topology
Free Topology
= Terminatior
= FT device
Doubly-Terminated Bus Topology
Loop Topology
Figure 2: Confi guration des réseaux en topologie libre
Le transformateur de communication
FT-X3 est un composant CMS
qui est compatible avec les deux
technologies, le nouveau FT 5000 Smart
Transceiver et les FT 3120/FT 3150
Smart Transceivers de la génération
précédente. Le transformateur de
communication FT-X3 fournit une
immunité aux bruits équivalente à celle
des transformateurs de génération
précédente FT-X1 et FT-X2. Toutefois,
le transformateur FT-X3 n’est pas
entièrement compatible broche à broche
FT 5000 Smart
Transceiver
FT-X3 Communications
Transformer
The Next-Generation
Free Topology Smart
Transceiver
CARACTÉRISTIQUES

avec le transformateur FT-X2 (également
un composant CMS). Le FT 5000 Smart
Transceiver peut également être utilisé
avec les transformateurs FT-X1 et FT-X2.
Compatibilité ascendante
Le FT 5000 Smart Transceiver est
parfaitement compatible avec un canal
TP/FT-10 et peut donc communiquer
avec des équipements utilisant les
transmetteurs Echelon FTT-10/FTT-10A,
FT 3120/FT 3150 Smart Transceivers,
ou encore les transmetteurs topologie
libre télé alimentés LPT-10/LPT-11.
Le cœur de la puce Neuron dans le
FT 5000 Smart Transceiver utilise le
même jeu d’instructions et la même
architecture que les cœurs Neuron
de générations précédentes, mais
avec deux nouvelles instructions
pour le multiplicateur et le diviseur
matériel. Il est compatible avec les
applications écrites pour les cœurs de
la série de Neuron 3100. Toutefois, les
applications écrites pour les cœurs de
Neuron 3100 doivent être recompilées
avec l’outil de développement
NodeBuilder® FX ou le Kit d’évaluation
Mini FX avant d’être utilisées par un FT
5000 Smart Transceiver.
Le FT 5000 Smart Transceiver utilise le
fi rmware 19. Les fi rmware précédents
ne sont pas compatibles. Le fi rmware
du Neuron est préprogrammé dans
la ROM interne. Le FT 5000 Smart
Transceiver peut également être
confi guré pour lire un fi rmware encore
plus récent à partir d’une mémoire
non-volatile externe, ce qui permet au
fi rmware d’être mis à jour au fur et à
mesure des évolutions.
Performance améliorée
Une horloge système plus rapide.
L’horloge système interne du FT 5000
Smart Transceiver peut être confi gurée
pour tourner de 5MHz à 80MHz.
L’oscillateur externe doit fournir une
fréquence de 10MHz, de manière à ce
que la PLL interne monte la fréquence
d’horloge système vers un maximum de
80MHz. Ceci à comparer à la technique
de la génération de puces précédente
qui consistait à diviser par deux la
fréquence de l’oscillateur externe. Un
FT 5000 Smart Transceiver qui pédale
à 80MHz au niveau de son horloge
système est donc 16 fois plus rapide
qu’un cœur de Neuron 3120/3150
tournant à 10MHz.
L’horloge système à 5MHz du FT
5000 Smart Transceiver permet une
compatibilité ascendante avec les
applications optimisées pour les FT
3150 ou FT 3120 Smart Transceiver
tournant à 10MHz.
Le Cœur du Neuron du FT 5000 Smart
Transceiver possède un multiplieur
et un diviseur matériel de manière à
augmenter les vitesses de traitement
des calculs arithmétiques.
Support d’un plus grand nombre de
Variables Réseau. Grâce à son nouveau
fi rmware Version 19, le FT 5000 Smart
Transceiver supporte des applications
ayant jusqu’à 254 Variables Réseau et
127 alias pour les équipements basés
sur les Neuron sans hôte (équipements
sans ajout d’un autre microprocesseur).
Pour rappel, un Neuron Chip de la
série 3100 ou Smart Transceiver avec
fi rmware Version 15 ou plus récent ne
supporte que 62 Variables et 62 alias
maximum pour un équipement basé sur
Neuron sans hôte.
Interruptions. Le FT 5000 Smart
Transceiver permet au développeur
d’écrire une application qui sera
appelée en réponse à un événement
asynchrone déclenché soit par un
changement de niveau sur une
quelconque des 12 entrées du port
d’E/S, soit un événement déclenché
par les compteurs matériels internes
ou soit un compteur matériel système.
L’application utilisera pour cela une
nouvelle clause Neuron C appelée
interrupt() pour défi nir la condition
d’interruption ainsi que la tâche
associée au traitement de cette
interruption. Le programme Neuron C
lance cette tâche dès que la condition
est vraie. Veuillez vous reporter au
‘Neuron C Programmer’s Guide’
pour plus d’informations à propos
de ces tâches d’interruption et leur
manipulation.
JTAG. Le FT 5000 Smart Transceiver
possède une interface standardisée
pour le port de test défi ni par le
‘Institute of Electrical and Electronics
Engineers’ (IEEE) et le ‘Boundary-Scan
Architecture’ (IEEE 1149.1-1990) du
groupe ‘Joint Test Action Group’ (JTAG)
pour permettre d’inclure un Neuron de
la série 5000 dans la chaîne de tests
boundary-scan en fi n de production.
Un fi chier ‘Boundary Scan Description
Language’ (BSDL) pour le FT 5000
Smart Transceiver peut être téléchargé
à partir du site Web d’Echelon.
Les Entrées/Sorties et les
compteurs
Le FT 5000 Smart Transceiver possède
12 broches d’E/S bidirectionnelles
tolérantes au +5V et pouvant être
confi gurées selon un des 35 modes
d’entrée/sortie standard. La puce
possède également deux compteurs
matériels 16-bits réduisant les
besoins d’électronique externe et de
programmation.
Architecture mémoire.
L’architecture mémoire du FT 5000
Smart Transceiver est très différente
de celles des générations précédentes
de FT Smart Transceivers ou Neuron
Chips. Il a 16KO de ROM et 64KO (44KO
accessibles par l’utilisateur) de RAM en
interne. Il ne possède pas de mémoire
non volatile en interne (EEPROM ou fl ash)
pour y charger une application. Chaque
puce, toutefois, contient son numéro de
série unique (Neuron ID) dans une zone
interne, non-volatile, de type ROM.
Le FT 5000 Smart Transceiver utilise
une interface pour mémoire série
pour accéder aux mémoires non-
volatiles (EEPROM ou fl ash). Le code
applicatif ainsi que les paramètres de
confi guration sont stockés dans cette
mémoire externe non-volatile (NVM) et
copiés dans la RAM interne au moment
du reset; les instructions sont ensuite
exécutées à partir de cette RAM. Les
écritures en mémoire non volatile
(NVM) sont faites d’abord en RAM
interne puis faites à l’extérieur dans la
NVM externe par le fi rmware (voir Figure
2). L’application n’a pas besoin de gérer
ces accès en mémoire externe.
Mémoires externes supportées. Le
FT 5000 Smart Transceiver possède
deux interfaces séries pour accéder
aux mémoires non-volatile externes:
Inter-Integrated Circuit (I2C) série et
serial peripheral interface (SPI). Les
mémoires de type EEPROM peuvent
soit être connectées via l’interface I2C
ou soit via l’interface SPI; quant aux
mémoires fl ash elles doivent forcément
passer par l’interface SPI.
Les mémoires série de type EEPROMs
ou fl ash, qui sont par ailleurs de petite
taille et de petit prix, sont disponibles
chez plusieurs fournisseurs.
Le FT 5000 Smart Transceiver a besoin
d’au moins 2KO de mémoire externe
de type EEPROM pour y stocker les
paramètres de confi guration. Quant
à l’application, elle peut se charger
soit dans l’EEPROM (via une mémoire
EEPROM plus grande), soit dans une
mémoire fl ash en complément de
l’EEPROM. Dès lors, les bus mémoire
série du FT 5000 Smart Transceiver
possèdent les confi gurations suivantes
listées dans la Table 1:

Confi gu-
ration
EEPROM Flash Comments
I2CSPISPI
1
☑
Une seule mémoire
EEPROM I2C, de
taille 2KO à 64KO.
2
☑☑
Une EEPROM I2C (au
moins de taille de
2KO, jusqu’à 64KO,
mais le système
n’utilise que les
premiers 2KO d’
EEPROM).
Une mémoire fl ash
SPI.
3
☑
Une seule EEPROM
SPI, de 2KO à
64KO.
4
☑ ☑
Une EEPROM SPI
(au moins 2KO,
jusqu’à 64KO, mais
le système n’utilise
que les premiers
2KO d’ EEPROM).
Une mémoire fl ash
SPI.
Table 1: Les Confi gurations de mémoires
externes autorisées
Comme la Table 1 le montre, le FT
5000 Smart Transceiver peut n’avoir
qu’une seule mémoire EEPROM, ou
bien une seule EEPROM plus une seule
mémoire fl ash.
Si le FT 5000 Smart Transceiver
détecte une mémoire fl ash externe,
la mémoire fl ash représentera toute
la mémoire non-volatile du nœud.
Autrement dit, toute la plage de
mémoire EEPROM au dessus des 2KO
obligatoires ne seront pas utilisés.
Utilisation de l’interface I2C. Dès
l’instant où l’interface I2C est utilisée
pour accéder à l’EEPROM, le FT 5000
Smart Transceiver constitue toujours
le maître I2C (voir Figure 3). L’horloge
supportée pour l’interface série I2C
est de 400kHz (mode I2C rapide).
La mémoire I2C doit être spécifi ée
à l’adresse 0. Les deux modes
d’adressage 1-octet et 2-octets sont
possibles, mais pas le mode 3-octets.
SDA
3.3 V
_CS1~
MISO
SCL
I2C
Slave
(EEPROM)
Series
5000 Chip
Figure 3: Utilisation de l’interface I2C pour
les mémoires externes non-volatiles de type
EEPROM
Utilisation de l’interface SPI. Le FT
5000 Smart Transceiver est toujours
l’élément SPI maître; de telle sorte
que la mémoire externe est toujours
l’esclave. Le FT 5000 Smart Transceiver
supporte jusqu’à deux esclaves SPI à
partir de son port mémoire série : une
mémoire EEPROM via CS0~ et une
mémoire fl ash via CS1~ (voir Figure 4).
Le FT 5000 Smart Transceiver supporte
le mode d’adressage avec 2-octets
pour les EEPROM SPI, mais ne supporte
pas celui avec 3 octets. Le FT 5000
Smart Transceiver déroule le protocole
SPI sur son interface série dédiée
aux mémoires externes à 2.5MHz et
supporte le SPI Mode 0. Dans le mode
0, la valeur de référence de l’horloge
est le zéro; la donnée est lue sur le
front montant de l’horloge et change
sur le front descendant. La plupart
des mémoires non volatiles externes
supportent les modes SPI Mode 0 et 3.
SPI
Slave
(EEPROM)
SCK
MOSI
MISO
SPI
Slave
(Flash)
CS0~
SDA_CS1~
Series
5000 Chip
Figure 4: Utilisation de l’interface SPI pour
les mémoires externes non volatiles
Via les interfaces I2C et SPI. La
Figure 5 montre un FT 5000 Smart
Transceiver qui intègre une mémoire I2C
(une mémoire EEPROM de 2KO) et une
mémoire SPI (une mémoire fl ash). Bien
que les deux mémoires EEPROM et fl ash
partagent la broche SDA_CS1~, il n’y a
aucun confl it car une seule d’entre elles
ne peut être active à la fois. SDA est un
signal actif au niveau haut et CS1~ est
un signal actif au niveau bas. Alors qu’on
peut penser à n’utiliser qu’une mémoire
EEPROM pour les petites applications
et donc pour le code applicatif et les
paramètres de confi guration, des
applications plus conséquentes tireront
avantage à utiliser une petite EEPROM
pour les paramètres de confi guration et
une mémoire fl ash pour l’application. Le
choix entre une EEPROM et une fl ash
pourra se faire en fonction de:
Utilisation d’un seul composant •
par rapport à deux.
La comparaison des coûts entre d’un •
côté une seule grande EEPROM et de
l’autre côté une combinaison d’une
petite EEPROM et d’une grande fl ash.
L’usage par l’application de nom-•
breuses variables non-volatiles, ce
qui peut nécessiter un grand nombre
d’écritures.
SCK
MOSI
MISO
CS0~
SDA_CS1~
SCL
I2C
Slave
(EEPROM)
SPI
Slave
(Flash)
Series
5000 Chip
3.3 V
Figure 5: Utilisation des deux interfaces
I2C et SPI pour interfacer les mémoires
externes non-volatiles
Les mémoires supportées. Le FT 5000
Smart Transceiver supporte n’importe
quelle EEPROM utilisant les protocoles
SPI ou I2C, et respectant les vitesses
d’horloge et les modes d’adressage
décrits plus haut. Alors que toutes les
EEPROM possèdent le même mode
d’écriture, les fl ash diffèrent en fonction
des fabricants sur cet aspect. Donc, une
petite librairie est stockée dans l’EEPROM
externe pour pouvoir savoir comment
écrire correctement dans la mémoire
fl ash externe. Echelon a qualifi é les
mémoires SPI suivantes pour utilisation
avec le FT 5000 Smart Transceiver:
Atmel• ® AT25F512B 512-Kilobit
2.7-volt Minimum SPI Serial Flash
Memory.
Numonyx™ M25P05-A 512-Kbit, •
mémoire fl ash série, 50MHz SPI bus
interface.
Silicon Storage Technology •
SST25VF512A 512 Kbit SPI Serial
Flash.
D’autres mémoires pourraient être
qualifi ées à l’avenir.
Plan mémoire. Un programme Neuron
C possède un plan mémoire de 64KO
et donc utilise ce plan pour organiser sa
mémoire et l’accès à ses données. Le
plan mémoire est une vue logique de
la mémoire physique, plutôt qu’une vue
matérielle, car les processeurs de la puce
n’accèdent qu’à la partie RAM. Le plan
mémoire du FT 5000 Smart Transceiver
divise les 64KO de RAM physiques en
une suite de mémoires logiques, comme
nous le montre la Figure 6:
Image du fi rmware système (stockée •
dans une ROM interne ou une
mémoire non-volatile externe).
On-chip RAM ou NVM. La plage de •
mémoire pour chacune est con-
fi gurable avec l’outil ‘device hardware
template’. La mémoire non-volatile
représente la zone miroir issue de la
mémoire externe de type NVM dans la
RAM.
RAM interne pour les segments de •
pile et les données dans la RAMNEAR

EEPROM externe obligatoire pour •
stocker les paramètres de confi gu-
ration et les variables applicatives
non-volatiles.
Espace réservé pour le système.•
Si une mémoire EEPROM ou fl ash série
externe de taille 64KO est utilisée, alors
la taille maximum de code autorisée
sera de 42KO comme défi ni par le
paramètre ‘extended NVM area’ dans
la défi nition du plan mémoire. Les
16KO restant peuvent comporter un
fi rmware externe, dans le cas où il est
recommandé de le mettre à jour.
Reserved
Mandatory EEPROM
On -Chip RAM
Extended Memory
(Configurable as:
Extended RAM
or
Non -volati l e memory)
On- Chip ROM
0 x0000 to 0x3 FFF
0x4000 to 0xE7 FF
0xE800 to 0xEFFF
0xF000 to 0xF7FF
0xF800 to 0xFFFF 2 KB
2 KB
2 KB
42 KB
16 KB
Figure 6: Le plan mémoire du FT 5000
Smart Transceiver
La programmation des mémoires.
Par le fait que le FT 5000 Smart
Transceiver ne possède aucune
mémoire interne de type NVM, seules
les EEPROM série externes ou fl ash
seront programmées avec l’application
et les paramètres de confi guration. Ces
mémoires peuvent être programmées
selon les modes suivants:
Programmation sur la carte ‘In-circuit’.•
À travers le réseau.•
Programmation de la mémoire avant •
de la souder sur la carte.
Immunité au bruit
Un équipement LONWORKS basé sur le FT
5000 Smart Transceiver est constitué
de deux composants : le FT 5000
Smart Transceiver et un transformateur
de communication externe (le FT-X3).
L’avantage du transformateur est de
permettre des communications en
présence d’un fort niveau de bruit de
mode commun haute fréquence dans le
cas de l’utilisation de paires torsadées
non-blindées. Les équipements bien
conçus peuvent passer le niveau 3
requis pour la norme EN 61000-4-6 sans
nécessité de recourir à une inductance
de protection. Ce transformateur offre
également une grande immunité par
rapport au bruit magnétique, éliminant
le besoin de blindage de protection aux
champs magnétiques dans la plupart
des applications.
Le FT 5000 Smart Transceiver et le
transformateur FT-X3 sont conçus
pour être utilisés comme paires et, par
conséquent doivent être implantés
ensemble dans tous les designs. Aucun
transformateur autre que le FT-X3 (ou
FT-X1 ou FT-X2) ne peut être utilisé avec
le FT 5000 Smart Transceiver sous peine
de suppression de la garantie.
Considérations pour les évolutions
La plupart des designs basés sur la
génération précédente FT 3120/3150
Smart Transceiver peut passer au FT
5000 Smart Transceiver. Toutefois, parce
que les deux générations sont différentes
d’un point de vue alimentation et
architecture mémoire, il va falloir
redésigner les cartes pour évoluer vers le
FT 5000 Smart Transceiver.
Pour migrer les designs de FT
3120/3150 Smart Transceivers vers
la ‘Series FT 5000 Smart Transceiver’,
reportez-vous au Data Book de la
famille 5000.
La solution complète
Un équipement typique basé sur le FT
5000 Smart Transceiver nécessite une
alimentation, un quartz, une mémoire
externe, et une interface d’E/S vers
l’appareil sous contrôle (voir Figure 7
pour un nœud typique basé sur le FT
5000 Smart Transceiver).
Crystal
(10 MHz)
Power Source
Serial EEPROM
(2KB or larger)
I/O
L ON W ORKS TP/FT-10 Channel
FT 5000
Smart Transceiver
FT-X3
Communication
Transformer
Sense or Control
Devices: Motors,
Valves, Lights, Relays,
Switches, Controllers
Serial SPI
Flash (optional)
Figure 7: Un équipement typique basé sur
LONWORKS
Echelon fournit toutes les briques de base
nécessaires autour du FT 5000 Smart
Transceiver pour designer avec succès un
produit robuste et de faible coût. Notre
solution comprend un ensemble complet
d’outils de développement, cartes
d’interface réseau, routeurs, logiciels
d’installation et de maintenance. De plus,
des services de vérifi cation des designs
avant production, cours de formation,
de même qu’une série de contrats de
support technique sont disponibles dans
le monde entier (possibilité d’aller sur
site) à travers le programme d’assistance
technique LonSupport™.
FT 5000 Smart Transceiver Confi guration
des broches du Circuit Intégré
FT 5000
Smart Transceiver
1
2
3
4
5
6
7
8
9
10
11
12
36
35
34
33
32
31
30
29
28
27
26
25
GND
NC
NETP
AGND
NETN
AVDD3V3
VDD3V3
VIN3V3
RST~
VOUT1V8
GNDPLL
VDDPLL
GND PAD
Dashed line represents Pad (pin 49)
Pad must be connected to GND
SVC~
IO0
IO1
IO2
IO3
VDD1V8
IO4
VDD3V3
IO5
IO6
IO7
IO8
13 14 15 16 17 18 19 20 21 22 23 24
IO9
IO10
IO11
VDD1V8
TRST~
VDD3V3
TCK
TMS
TDI
TDO
XIN
XOUT
48 47 46 45 44 43 42 41 40 39 38 37
MOSI SCK MISO SCL VDD1V8 SDA_CS1~ VDD3V3 VDD3V3 CS0~ CP4 RXON TXON
Figure 8: Brochage du FT 5000 Smart Transceiver
FT 5000 Smart Transceiver
Description des broches du circuit
intégré
Toutes les entrées numériques sont
compatibles low-voltage transistor-
transistor logic (LVTTL), faible courant de
fuite, tolérant au 5V. Toutes les sorties
digitales ont un temps de montée
compatible avec les exigences des tests
Electromagnetic Interference (EMI).
Pin
Name
Pin
Number Type Description
SVC~ 1 Digital I/O Service
(active low)
IO0 2 Digital I/O IO0 for I/O Objects
IO1 3 Digital I/O IO1 for I/O Objects
IO2 4 Digital I/O IO2 for I/O Objects
IO3 5 Digital I/O IO3 for I/O Objects
VDD1V8 6 Power 1.8 V Power Input (from internal
voltage regulator)
IO4 7 Digital I/O IO4 for I/O Objects
VDD3V3 8 Power 3.3 V Power
IO5 9 Digital I/O IO5 for I/O Objects
IO6 10 Digital I/O IO6 for I/O Objects
IO7 11 Digital I/O IO7 for I/O Objects
IO8 12 Digital I/O IO8 for I/O Objects
IO9 13 Digital I/O IO9 for I/O Objects
IO10 14 Digital I/O IO10 for I/O
Objects
IO11 15 Digital I/O IO11 for I/O
Objects
VDD1V8 16 Power 1.8 V Power Input (from internal
voltage regulator)
TRST~ 17 Digital
Input JTAG Test Reset (active low)
VDD3V3 18 Power 3.3 V Power
TCK 19 Digital
Input JTAG Test Clock
TMS 20 Digital
Input JTAG Test Mode Select

Pin
Name
Pin
Number Type Description
TDI 21 Digital
Input JTAG Test Data In
TDO 22 Digital
Output JTAG Test Data Out
XIN 23 Oscillator
In Crystal oscillator Input
XOUT 24 Oscillator
Out Crystal oscillator Output
VDDPLL 25 Power 1.8 V Power Input (from internal
voltage regulator)
GNDPLL 26 Power Ground
VOUT1V8 27 Power 1.8 V Power Output (of internal
voltage regulator)
RST~ 28 Digital I/O Reset (active low)
VIN3V3 29 Power 3.3 V input to internal voltage
regulator
VDD3V3 30 Power 3.3 V Power
AVDD3V3 31 Power 3.3 V Power
NETN 32 Commu-
nications
Network Port
(polarity
insensitive)
AGND 33 Ground Ground
NETP 34 Commu-
nications
Network Port
(polarity
insensitive)
NC 35 N/A Do Not Connect
GND 36 Ground Ground
TXON 37 Digital I/O TxActive for optional network
activity LED
RXON 38 Digital I/O RxActive for optional network
activity LED
CP4 39 N/A Do Not Connect
CS0~ 40 Digital I/O
SPI slave
select 0 (CS0~,
active low) (for
external memory
connection only)
VDD3V3 41 Power 3.3 V Power
VDD3V3 42 Power 3.3 V Power
SDA_CS1~ 43 Digital I/O
I2C: serial data (SDA)
SPI: slave
select 1 (CS1~,
active low) (for
external memory
connection only)
VDD1V8 44 Power 1.8 V Power Input (from internal
voltage regulator)
SCL 45 Digital I/O
I2C: serial
clock (SCL) (for
external memory
connection only)
MISO 46 Digital I/O
SPI master input,
slave output
(MISO) (for
external memory
connection only)
Pin
Name
Pin
Number Type Description
SCK 47 Digital I/O
SPI serial clock
(SCK) (for
external memory
connection only)
MOSI 48 Digital I/O
SPI master
output, slave
input (MOSI) (for
external memory
connection only)
PAD 49 Ground
Pad Ground
Table 2: Description du brochage du FT 5000
Smart Transceiver
Caractéristiques électriques
FT 5000 Smart Transceiver
Conditions d’utilisation
Param-
eter1
Description Minimum Typical Maximum
VDD3
Supply
voltage 3.00 V 3.3 V 3.60 V
TA
Ambient
temperature -40° C +85° C
fXIN
XIN clock
frequency2-
10,0000
MHz
-
IDD3-RX
Current
consumption
in receive
mode
3
5MHz
10MHz
20MHz
40MHz
80MHz
9 mA
9 mA
15 mA
23 mA
38 mA
15 mA
15 mA
23 mA
33 mA
52 mA
IDD3-TX
Current
consumption
in
IDD3-RX +
15 mA
IDD3-RX
+ 18
transmit
mode3,4 mA
Table 3: Conditions de fonctionnement du FT
5000 Smart Transceiver
Notes
1. Tous les paramètres assument une
tension d’alimentation (VDD3 = 3.3 V ±
0.3 V) et une température ambiante (TA
entre -40ºC et +85ºC), à moins d’une
autre indication clairement mentionnée.
2. Veuillez vous référer à la rubrique ‘Clock
Requirements’ dans le ‘Series 5000 Chip
Data Book’ pour plus d’informations sur la
broche XIN clock frequency.
3. En assumant qu’il n’y a pas de charge
sur les broches d’E/S TOR, et que celles-
ci ne basculent pas.
4. La consommation de courant en mode
transmission représente un pic de
consommation plus qu’un usage régulier
car un composant de la famille
5000 n’émet pas de donnée en
permanence.
Caractéristiques des broches
d’Entrées/Sorties
Les broches d’E/S TOR (IO0–IO11)
ont des niveaux d’entrée LVTTL. Les
broches IO0–IO7 ont en plus des entrées
verrouillées. Les broches RST~ et SVC~
possèdent des pull-up, et le RST~ quant à
lui possède un hystérésis.
La table 4 ci-dessous liste les
caractéristiques des Entrées/Sorties
TOR, qui incluent IO0–IO11 de même
que les autres broches digitales listées
en Table 2.
Param-
eter1
Description Minimum Maximum
VOH
Output drive high at
IOH = 8 mA 2.4 V VDD3
VOL
Output drive low at
IOL = 8 mA GND 0.4 V
VIH Input high level 2.0 V 5.5 V
VIL Input low level GND 0.8 V
VHYS
Input hysteresis for
RST~ pin 50 mV 150 mV
IIN
Input leakage
current -10 μA
RPU Pullup resistance213 kΩ23 kΩ
IPU
Pullup current when
pin at 0 V2130 μA275 μA
Table 4: Caractéristiques des broches du FT 5000
Smart Transceiver
Notes
1. Toutes les valeurs assument une tension
d’alimentation de (VDD3 = 3.3 V ± 0.3
V) et une température d’utilisation de
(TA entre -40ºC et +85ºC), à moins d’une
autre indication clairement indiquée
2. S’applique sur les broches RST~ et
SVC~seulement.
Routage du FT 5000
Smart Transceiver recommandé
Figure 9: Routage du FT 5000 Smart Transceiver