2. Logique Séquentielle

Royaume du Maroc
OFFICE DE LA FORMATION PROFESSIONNELLE ET DE LA PROMOTION DU TRAVAIL
MODULE 05
Systèmes Logiques & Numériques
Résumé de Théorie
Télécharger tous les modules de toutes les filières de l'OFPPT sur le site dédié à la formation professionnelle au
Maroc : www.marocetude.com
Pour cela visiter notre site www.marocetude.com et choisissez la rubrique : MODULES ISTA
Première Année
Programme de Formation des Techniciens Spécialisés en
Électronique
DIRECTION DE LA RECHERCHE ET INGENIERIE DE LA FORMATION
Novembre 1995
TABLE DES MATIÈRES
2. LOGIQUE SÉQUENTIELLE
2-1
2.1 Introduction à la logique séquentielle
2-1
2.2 Les Familles Logiques
2.2.1 Fonctionnement TTL
2.2.2 Avantages et Inconvénients du Totem Pole
2.2.3 Impédances
2.2.4 Niveaux Logiques
2.2.5 Types de boîtier et gamme de température
2.2.6 Feuilles Caractéristiques TTL
2.2.7 Portes logiques à collecteur ouvert («open collector«)
2.2.8 TTL Schottky (74S)
2.2.9 TTL Low Power Schottky (74LS)
2.2.10 Famille CMOS
2.2.11 Niveaux logiques CMOS
2-1
2-1
2-2
2-3
2-4
2-4
2-5
2-6
2-8
2-8
2-8
2-9
2.3 Circuits à base de logique séquentielle
2.3.1 Les Bascules
2.3.2 Entrées asynchrones
2.3.3 Les Compteurs
2.3.4 Les Multivibrateurs
2.3.5 Analyse de Systèmes Numériques
2-10
2-10
2-13
2-13
2-16
2-16
2.4 Exercices
2-17
Résumé de Théorie
Systèmes Logiques & Numériques
2. Logique Séquentielle
2.1 Introduction à la logique séquentielle
Ce module permet de développer et d’approfondir des compétences en logique
combinatoire et séquentielle. Jusqu’à présent, lors des analyses et des réalisations de
travaux pratiques, les composants étaient idéaux, mais la réalité est tout autre. Il est
nécessaire de consulter les fiches techniques du manufacturier afin de s’assurer que leurs
limites sont respectées. Pour ce faire, nous caractériserons les familles logiques TTL et
CMOS. L’analyse mathématique est un outil important pour la modélisation de nos
systèmes numériques. Il s’avère primordial de développer cet aspect d’analyse par la
conversion et les opérations arithmétiques dans les bases décimale, binaire, hexadécimale
et les codes BCD8421, ASCII ... À partir des schémas blocs et électriques, l’analyse des
circuits séquentiels terminera le module. Les éléments tels que les bascules, les
compteurs, les registres et les oscillateurs (astables et monostables) nécessitent une bonne
compréhension des chronogrammes de fonctionnement et l’utilisation constante des
caractéristiques du manufacturier.
2.2 Les Familles Logiques
2.2.1 Fonctionnement TTL
La famille TTL (Transistor-Transistor-Logic) est caractérisée par un transistor d’entrée à
émetteur multiple et de transistors de sortie formant une configuration dites «Totem
Pole». Tous les transistors fonctionnent suivant le régime de saturation-coupure.
VCC
Base
130R
1k6
Émetteur 1
4k
Collecteur
Émetteur 2
Q3
Q2
A
B
D3
Q1
S
Q4
D1
D2
1k
Figure 2-1
Logique Séquentielle
Page 2-1
OFPPT/TECCART
Résumé de Théorie
Systèmes Logiques & Numériques
Les transistors Q3 et Q4 forment le «Totem pole» de sortie. Q2 est le transistor qui active
cette sortie et Q1 est le transistor à émetteur multiple dont chacun des émetteurs est
comparable à une diode.
Le circuit de la Figure 2-1 accomplit une fonction NON-ET dont la partie ET est
accomplie par les deux émetteurs de Q1. Lorsqu’une des entrées A ou B (ou les 2) est à
un niveau logique 0, Q1 est à VCESAT (typiquement 0.2V) et cette tension apparaît à la
base de Q2, ce qui maintient ce dernier à coupure. Q2 étant à coupure, aucun courant ne
circule dans ce transistor, ce qui empêche REQ2 de chuter du potentiel et empêche Q4 de
conduire. Cependant, le potentiel retrouvé au collecteur de Q2 est suffisamment élevé
pour faire conduire Q3 et, ainsi, assurer un niveau logique 1 à la sortie.
Lorsque les entrées A et B sont toutes deux à un niveau logique 1, les jonctions baseémetteur de Q1 ne conduisent pas. Cependant, la jonction base-collecteur de Q1 est
polarisée en direct, ce qui permet la polarisation du transistor de Q2. Q2 étant conducteur,
une tension d’environ 0.6V se retrouve aux bornes de la résistance de 1K, cette dernière
étant en parallèle avec la jonction base-émetteur de Q4. Le transistor Q4 conduit.
Lorsque le transistor Q2 est en conduction, on retrouve à son collecteur une tension de
0.8V; puisque la résistance de 1K chute 0.6V et que Q2 conduit, le VCE de ce dernier
chute à 0.2V., on retrouve donc un voltage de 0.8V à la base de Q3. Si on regarde, à la
sortie de la porte logique, on aperçoit que D3 est en série avec la jonction base-émetteur
de Q3. Il faut environ 1.4V à la base du transistor Q3 pour que celui-ci puisse conduire.
Cette tension étant égale à 0.8V, Q3 est bloqué. Un niveau bas apparaît à la sortie par
l’entremise de Q4.
2.2.2 Avantages et Inconvénients du Totem Pole
L’avantage d’une sortie «Totem Pole» est qu’il n’y a qu’un seul des deux transistos de
sortie qui fonctionne à la fois. Si le transistor du haut fonctionne, celui du bas est bloqué;
et l’inverse, si le transistor en bas fonctionne, celui du haut est bloqué. À la sortie,
l’impédance est toujours faible puisqu’un transistor en conduction a un Rth faible et est
toujours en parallèle avec un transistor bloqué qui a un Rth élevé.
Cependant, la sortie «Totem pole» engendre du bruit avec Vcc et le point commun pour la
raison suivante. En condition statique, l’un des transistors de sortie en «Totem» est saturé
tandis que l’autre est coupé. Lors d’une transition, les deux transistors passent par leur
région linéaire c’est-à-dire qu’ils sont tous les deux en partie sous tension pendant un
instant. Il s’en suit que les parasites sont induits sur les lignes d’alimentation. Pour
réduire les parasites, il est recommandé d’installer un condensateur de 0.01 F entre Vcc
et commun pour chaque groupe de huit circuits intégrés ou moins.
Logique Séquentielle
Page 2-2
OFPPT/TECCART
Résumé de Théorie
Systèmes Logiques & Numériques
2.2.3 Impédances
Impédance d’entrée
VCC
4k
A
B
Q1
Figure 2-2
Zin = Impédance d’entrée vue par A ou B.
Zin = Résistance statique de la diode base-émetteur base de Q1+résistance de base,
divisée par 
Résistance statique: très faible valeur par rapport à la résistance de base.
Zin = Rb / 

 en commutation est très faible.
in = Rb
Zin = 4K
Impédance de sortie
L’impédance de sortie a déjà été discutée à la section précédente.
Logique Séquentielle
Page 2-3
OFPPT/TECCART
Résumé de Théorie
Systèmes Logiques & Numériques
2.2.4 Niveaux Logiques
Figure 2-3
D’après la majorité des portes TTL, une porte reconnaît un niveau 1 à son entrée
lorsqu’une tension entre 2V et 5V y est appliquée. Elle reconnaît un niveau 0 lorsqu’une
tension entre 0 et 0.8V y est appliquée. Cependant, on ne peut affirmer quel sera le niveau
logique reconnu par la porte si la tension à l’entrée est située entre 0.8V et 2V. C’est une
zone indéterminée.
2.2.5 Types de boîtier et gamme de température
Le numéro d’identification des circuits logiques contient un code qui définit le type de
circuit, son boîtier et la gamme de température d’utilisation.
Exemple: SN54L121N
SN: Préfix standard.
5: Gamme militaire.
4: Circuit logique.
L121: Fonction du circuit intégré.
N: Boîtier de plastique enfichable 14 ou 16 broches.
Logique Séquentielle
Page 2-4
OFPPT/TECCART
Résumé de Théorie
Systèmes Logiques & Numériques
2.2.6 Feuilles Caractéristiques TTL
Lors de la réalisation d’un montage, il est important de connaître les possibilités
électriques d’une porte ou tout autre élément logique. Le «TTL Data Book» nous fournit
toutes les informations pertinentes des éléments logiques.
Le tableau de la Figure 2-4 représente les caractéristiques d’une porte NON-ET. Il est à
noter que la majeure partie des caractéristiques données dans le «TTL Data Book» a été
réalisée à 25 C.
recommended operating conditions
SN5400
SN7400
UNIT
MIN
NOM
5
VCC
Supply voltage
4.5
VIH
High-level input voltage
2
VIL
Low-level input voltage
IOH
High-level output current
IOL
Low-level output current
TA
Operationg free-air temperature
MAX
MIN
NOM
5.5
4.75
5
MAX
5.25
2
V
0.8
0.8
V
-0.4
-0.4
mA
16
mA
70
°C
16
-55
V
125
0
electrical characteristics over recommended operationg free-air temperature range
SN5400
TEST CONDITIONS 
PARAMETER
TYP 
MIN
VIK
VCC = MIN,
II = -12 mA
VOH
VCC = MIN,
VIL = 0.8V,
IOH = -0.4 mA
VOL
VCC = MIN,
VIH = 2V,
IOL = 16 mA
SN7400
MAX
MIN
TYP 
-1.5
2.4
3.4
0.2
UNIT
MAX
-1.5
2.4
0.4
3.4
0.2
1
V
V
0.4
V
1
mA
II
VCC = MAX, VI = 5.5 V
IIH
VCC = MAX, VI = 2.4 V
40
40
uA
IIL
VCC = MAX, VI = 0.4 V
-1.6
-1.6
mA
IOC
VCC = MAX
-55
mA
ICCH
VCC = MAX, VI = 0 V
-20
4
-55
8
-18
4
8
mA
ICCL
VCC = MAX, VI = 4.5 V
12
22
12
22
mA
 For conditions shown as MIN or MAX, use the appropriate value specified under recommanded operating conditions.
 All typical values are at VCC = 5 V, TA = 25 C.
 Not more than one output should be shorted at a time.
sw itching caracteristics, CC
V = 5 V, TA = 25°C (SEE NOTE 2)
PARAMETER
FROM
(INPUT)
TO
(OUTPUT)
A or B
Y
tPLH
tPHL
TEST CONDITIONS
RL = 400 
C
L
MIN
TYP
MAX
UNIT
11
22
ns
7
15
ns
= 15 pF
Figure 2-4
Logique Séquentielle
Page 2-5
OFPPT/TECCART
Résumé de Théorie
Systèmes Logiques & Numériques
2.2.7 Portes logiques à collecteur ouvert («open collector«)
Les portes logiques à collecteur ouvert de la série TTL peuvent avoir leur sortie reliée à
travers une résistance vers l’alimentation. On peut aussi brancher d’autres sorties en
parallèle pour former un ET-câblé (wire-AND). Dans ce cas, on calcule une valeur
maximale de résistance commune en tenant compte des courants nécessaires pour les
entrées et les sorties. Une valeur minimale est aussi établie en tenant compte des
possibilités maximales des portes. Ce calcul se fait en deux étapes.
Vcc
4K
A
1K6
Q2
Q1
S
Q3
D1
1k
Figure 2-5
VC C
R1
: 4
N:3
Figure 2-6
Nous allons nous servir du circuit à la Figure 2-6 afin de créer les équations servant à
choisir une valeur optimale de résistance pour assurer le bon fonctionnement du circuit.
Logique Séquentielle
Page 2-6
OFPPT/TECCART
Résumé de Théorie
Systèmes Logiques & Numériques
Calcul de la résistance maximale:
La valeur de la résistance maximale est obtenue lorsque les transistors de sortie des portes
ET (Figure 2-7) sont bloqués. Le courant circulant dans le circuit est minimal.
VC C
R1
IO H
IIH
IO H
IIH
IO H
IIH
OFF
OFF
OFF
IO H
OFF
: 4
N:3
Figure 2-7
VRL = Vcc - VOHMin
IRL = * IOH + N * IIH
R1MAX = (Vcc - VOHMin) / (* IOH + N * IIH)
Calcul de la résistance minimum:
On calcul la valeur de la résistance dans le cas où une seule porte est en fonction («ON»).
Dans ce cas, tout le courant passe dans cette porte et on doit respecter les maximum du
manufacturier.
VCC
R1
IIL
IOL
ON
IIL
OFF
IIL
OFF
OFF
: 4
N:3
Figure 2-8
Logique Séquentielle
Page 2-7
OFPPT/TECCART
Résumé de Théorie
Systèmes Logiques & Numériques
2.2.8 TTL Schottky (74S)
La famille TTL possède des ramifications dans les collectivités logiques saturées et non
saturées. Les dispositifs logiques non saturés ont été mis au point pour supprimer les
limites de vitesse de la logique saturée. Il existe plusieurs façons de garder un transistor
hors de saturation ou coupé; la méthode Schottky n’est qu’un exemple.
La diode Schottky est composée d’une jonction métal-silicium. Ses caractéristiques
prédominantes sont une tension de rupture inverse faible et un temps d’emmagasinage
nul. Les diodes sont implantées perpendiculairement à la jonction base-collecteur
représentée à la Figure 2-9.
Figure 2-9
Au fur et à mesure que la tension de polarisation diminue, la tension du collecteur
augmente jusqu’à ce que la valeur de rupture de la diode soit atteinte. À ce stade, la diode
reçoit une polarisation de base qui maintient le transistor en conduction.
Lorsque le potentiel à la base du transistor se remet à monter, la diode reconduit en direct
et chute un potentiel de 0.25V. Le potentiel au collecteur du transistor sera toujours de
0.25V plus bas que le potentiel à la base du transistor.
2.2.9 TTL Low Power Schottky (74LS)
Cette sous-famille permet d’optimiser le rapport consommation/vitesse en conservant les
transistors de type Schottky et en augmentant la valeur des résistances. Les courants étant
plus faibles, les temps de demi-saturation et de demi-coupure sont ainsi augmentés.
De plus, le transistor à émetteur multiple est remplacé par des diodes Schottky, ce qui
allège la fabrication de la porte. L’utilisation de cette sous-famille est commune à la
logique dans les ordinateurs.
2.2.10 Famille CMOS
La technologie CMOS (métal-oxyde semi-conducteur complémentaire) est composée de
dispositif MOSFET (métal-oxyde semi-conducteur à effet de champ). Ce type de
dispositif a une résistance d’entrée très élevée, normalement de l’ordre de plusieurs
millions d’ohms ou plus. Les dispositifs MOSFET sont actionnés par tension, réagissant à
une tension d’entrée plutôt qu’à un courant. La tension appliquée à la porte contrôle la
résistance entre la source et l’écoulement. Un dispositif MOSFET peut être considéré
comme une résistance contrôlée par tension. La gamme de contrôle varie de quelques
centaines d’ohms lorsque le dispositif est en circuit et à plusieurs milliers de mégohms
lorsqu’il est hors circuit. Un disposif MOSFET à voie P est conducteur lorsque sa porte
devient négative. Un dispositif MOSFET à voie N est conducteur lorsque sa porte devient
positive. L’emploi de dispositif à voies P et N donne des dispositifs MOS
complémentaire ou CMOS.
Logique Séquentielle
Page 2-8
OFPPT/TECCART
Résumé de Théorie
Systèmes Logiques & Numériques
VDD
P
Entrée
Sortie
N
Figure 2-10
La forme la plus élémentaire d’un circuit CMOS fonctionnel est l’inverseur reproduit à la
Figure 2-10.
2.2.11 Niveaux logiques CMOS
Figure 2-11
Comme les dispositifs CMOS peuvent facilement être endommagés par les décharges
statiques, il est nécessaire de les manipuler avec grand soin.
Logique Séquentielle
Page 2-9
OFPPT/TECCART
Résumé de Théorie
Systèmes Logiques & Numériques
2.3 Circuits à base de logique séquentielle
2.3.1 Les Bascules
S C C LK
S
Q
0
1
0
1
C LK
R
La bascule est
déclanchée par
le front montant.
Q
Q




0
0
1
1
Q0 (inchangée)
1
0
Ambiguë
Q0 est le niveau de sortie
avant le FM de l'horloge.
a)
b)
1
S
0
1
R
0
1
C LK
0
a
b
c
d
e
f
g
h
i
j
1
Q
0
temps
c)
Figure 2-12
Logique Séquentielle
Page 2-10
OFPPT/TECCART
Résumé de Théorie
Systèmes Logiques & Numériques
J
J
Q
0
1
0
1
C LK
K
Q
K C LK
Q
Q0 (inchangée)
1
0
Q0 a basculée




0
0
1
1
a)
1
J
0
1
K
0
1
C LK
0
a
b
c
d
e
f
g
h
i
j
k
1
Q
0
temps
b)
Figure 2-13
D
Q
D CLK
0
1
CLK


Q
0
1
Q
a)
1
D
0
1
CLK
0
a
b
c
d
e
f
g
1
Q
0
b)
Figure 2-14
Logique Séquentielle
Page 2-11
OFPPT/TECCART
Résumé de Théorie
Systèmes Logiques & Numériques
Les bascules ont un rôle primordial au niveau des systèmes numériques. Qu’il s’agisse
d’éléments mémoires, de synchronisation et de validation des données, nous les
retrouvons dans la plupart des applications numériques.
Exemple: Registre de décalage 4 bits.
D onnées
d'entrée
J
X3
J
C LK
K
J
X2
C LK
X3
K
X1
C LK
K
X2
J
X0
C LK
X1
K
X0
impulsions
de décalage
a)
1
impulsions
de décalage
0
T1
T2
T3
T4
1
D onnées
d'entrée
0
1
X3
0
1
X2
0
1
X1
0
1
X0
0
b)
Figure 2-15
Logique Séquentielle
Page 2-12
OFPPT/TECCART
Résumé de Théorie
Systèmes Logiques & Numériques
2.3.2 Entrées asynchrones
1
J, K
0
1
C LK
0
+5V
J
S
1
Q
S
C LK
K
R
0
Q
1
R
0
1
Q
0
a
b
c
d
e
f
g
a)
Point
D éroulement
a
Basculement synchrone sur FD de C LK
b
c
d
Mise à 1 asynchrone par S = 0
Basculement synchrone
Basculement synchrone
e
f
g
Mise a 0 asynchrone par R = 0
R a priorité sur FC de C LK
Basculement synchrone
b)
Figure 2-16
2.3.3 Les Compteurs
Compteur Asynchrone
Le compteur de la Figure 2-17 est appelé un compteur asynchrone. Ce nom vient du fait
que les quatre bascules ne changent pas d’états simultanément à la transition du signal
d’horloge. La bascule B doit attendre que la sortie A passe de 1 à 0 pour être déclenchée;
la bascule C doit attendre la réaction de la sortie B et ainsi de suite. Il s’établit un retard
entre la réponse de chaque bascule. Dans les bascules modernes, ce retard est
généralement très faible, de l’ordre de 10 à 40 nsec.
Logique Séquentielle
Page 2-13
OFPPT/TECCART
Résumé de Théorie
Systèmes Logiques & Numériques
D
C
B
J
D
*
C LK
K
B
J
A
C LK
K
C
J
B
C LK
K
D
J
C
C LK
A
K
A
* Toutes les entrées J et K sont supposées à 1.
Figure 2-17
La Figure 2-17 possède 16 états uniques (0000 à 1111); on dit alors que c’est un
compteur à propagation (compteur asynchrone) MODULO-16. Le MODULO est
toujours égale au nombre possible d’états de sorties.
MODULO 
Les compteurs à propagation élémentaires ne peuvent avoir de MODULO différents de
2N, où N est le nombre de bascules. Cette valeur est en réalité le MODULO maximal que
l’on peut réaliser avec N bascules. Il est possible de modifier ce compteur élémentaire
pour obtenir des MODULO inférieurs à 2N, en permettant au compteur de sauter certaines
sections de la suite des nombres binaires.
C
B
A
J
C
J
B
CLK
C
RAZ
CLK
K
B
RAZ
*
J
A
CLK
K
A
RAZ
K
* Toutes les entrées J et K sont supposées à 1.
B
C
1
2
3
4
5
6
7
8
9
10
11
12
CLK
A
B
C
RAZ
Figure 2-18
Bien que le compteur passe par l’état 110, c’est à peine pour quelques nano-secondes
avant son recyclage à 000. On peut dire que ce compteur va de 000 à 101 puis est recyclé
à 000, de sorte qu’il n’affiche vraiment que six états différents, c’est un compteur
MODULO-6.
Logique Séquentielle
Page 2-14
OFPPT/TECCART
Résumé de Théorie
Systèmes Logiques & Numériques
Exemple 1: Schéma logique du compteur asynchrone intégré 7493 ou 74293.
74293
MR1 MR2
10KhZ
C P1
C P0
Q3 Q2 Q1 Q0
f = 10kHz/16 = 625Hz
Figure 2-19
Exemple 2. Câblage de 74293 pour constituer un MODULO-60.
MOD -6
MOD -10
C P1
74293
MR1 MR2
C P1
74293
C P0
Q3 Q2 Q1 Q0
MR1 MR2
C P0
f entrée
Q 3 Q2 Q1 Q 0
f entrée/10
f sortie = fentrée/60
Figure 2-20
Compteur Synchrone
Les problèmes causés par les compteurs asynchrones sont imputables aux retards de
propagation de bascules montées en cascade. Pour contourner cette limite (problème en
haute fréquence), on utilise des compteurs parallèles ou synchrones dans lesquels toutes
les bascules sont déclenchées simultanément par les impulsions d’horloge d’entrée.
D
J
C
CLK
D
K
J
CLK
C
K
J
B
A
CLK
B
K
J
1
CLK
A
K
1
Figure 2-21
Logique Séquentielle
Page 2-15
OFPPT/TECCART
Résumé de Théorie
Systèmes Logiques & Numériques
2.3.4 Les Multivibrateurs
Le Monostable
Circuit possèdent à sa sortie un état stable si il n’est pas déclenché et un état temporaire
lors du déclenchement. Le temporisateur intégré 555 est largement employé comme
multivibrateur monostable et également astable.
Exemple 1: Monostable 555 avec PW de 10 secondes.
PW = 1.1RC
R = 10 sec. / (1.1*100 F) = 90.9 k
91 k
VCC
1N914
U1
22k
Entrée
2 TR
4
R
8
VCC
0,1uF
R
Sortie
Q 3
DIS 7
5
THR 6
CV
0,1uF
GND
NE555
1
C
Figure 2-22 Monostable de 10 secondes
L’Astable
Circuit possédant à sa sortie aucun état stable (oscillateur).
Exemple 2: Astable à 500Hz.
800R
U
1
3
2
Fsortie
74LS132
C
Fsortie = 0.8/(RC)
C = 0.8/(800R*500Hz)
C = 2uF
Figure 2-23 Astable à 500 Hz
2.3.5 Analyse de Systèmes Numériques
Par les connaissances acquises aux modules 1 et 2 et les diverses notions des cours
Circuits Électriques et Circuits Électroniques, vous êtes en mesure d’analyser les circuits
numériques correspondants aux travaux pratiques 5, 6 et 7.
Logique Séquentielle
Page 2-16
OFPPT/TECCART
Résumé de Théorie
Systèmes Logiques & Numériques
2.4 Exercices
# 1 - Quelle est la signification de l’abréviation TTL ?
# 2 - Quelles sont les avantages du TOTEM POLE ?
# 3 - Que représente le terme FAN-OUT ?
# 4 - Le compteur, représenté à la figure suivante, est un MODULO ...
Z
Y
C
J
X
B
CLK
C
K
J
CLK
B
K
J *
A
CLK
A
10KhZ
K
* Toutes les entrées J et K sont supposées à 1.
MODULO =
# 5 - Réalisez à l’aide de bascules J-K un compteur MODULO-14.
# 6 - À l’aide d’un circuit intégré 74LS163, réalisez un compteur de 10 à 15.
# 7 - Pourquoi certains compteurs sont-ils appelés asynchrones?
# 8 - Réalisez un astable à 1 kHz à l’aide d’un 74132.
Logique Séquentielle
Page 2-17
OFPPT/TECCART