Résumé de Théorie Introduction aux Microprocesseurs
Programmer les entrées/sorties page 3-2 OFPPT/TECCART
3.2.1 Signaux réservés aux données des péripheriques:
PA0- PA7 Port A lignes d'entrée ou de sortie (logique à 3 états).
PB0 PB7 Port B lignes d'entrée ou de sortie (logique a 3 etats).
Ces lignes ne supportent pas de transferts bidirectionnels de données. Chaque ligne peut
fournir en source 1mA à 1.5 V et conduire la base d'un transistor. En entrée, chaque ligne
est à l'état 0, si la tension appliquée est de 0.8 V et moins et à l'etat 1, si la tension
appliquée est de 2 V et plus. Une ligne du port B (assigné en sortie) entre en état de haute
impédance lors d'une lecture.
3.2.2 Signaux réservés aux données du microprocesseur:
DO - D7 Lignes du bus de données assurant le transtert bidirectionnel d'information
entre le microprocesseur et le PIA. Ces lignes fonctionnent en logique à 3
états.
3.2.3 Signaux de contrôle et de synchronisation avec les périphériques:
CA1 Ligne, en entrée seulement, utilisée pour signaler une cause d'interruption
d'un périphérique.
CA2 Lorsque CA2 est programmée en entrée. cette ligne fonctionne comme
CA1. Lorsque CA2 est programmée en sortie, elle est utilisée comme
signal de réponse sur les données reçues au port A.
CB1 Ligne, en entrée seulement, utilisée pour signaler une cause d’interruption
d'un périphérique.
CB2 Lorsque CB2 est programmée en entrée, cette ligne fonctionne cornme
CB1. En sortie, elle véhicule un signal associé à l’envoi de données sur le
port B.
3.2.4 Signaux de controle et de synchronisation avec le MPU:
E Signal de synchronisation d’horloge avec le MPU.
R/W Si R/W = 1, le MPU lit dans le PIA les données provenant des
périphériques où il lit les registres DDRA, DDRB, CRA ou CRB.
Si R/W = O, le MPU écrit des données dans le PIA pour les envoyer aux
périphériques où il programme les registres DDRA, DDRB, CRA et CRB.
/IRQA et Lorsque ces deux signaux passent à l'état logique 0, ils signalent une
/IRQB demande d'interruption provenant du PIA. Les broches /IRQA et
/IRQB sont généralement connectées aux lignes d’interruptions du CPU.
/RESET Signal qui remet à 0 les registres internes du PIA. Lors d'un reset, les ports
A et B sont en entrée.
CS0, CS1 et /CS2 : Le boîtier du PIA sera choisi si CSO = 1, CS1 = 1 et CS2 = O.
RSO et RS1 Ces 2 lignes donnent accès aux 6 registres internes du PIA; 4 registres sont
accessibles directement et les 2 autres le sont de façon indirecte.