1. L`hydrophobie du Silicium

Elec2
Année Scolaire 2006-2007
GENDRE Laurent
Contrôle préparatoire aux TPs MINATEC

2
Table des matières :
Introduction ................................................................................................................................ 3
1. L’hydrophobie du Silicium ................................................................................................ 3
2. Etapes technologiques de fabrication d’un transistor NMOS dans un substrat P .............. 3
3. Repérage des transistors Q10, Q11, Q13 et Q14 ................................................................ 5
4. Procédé de photolithographie ............................................................................................. 6
Conclusion .................................................................................................................................. 7

3
Introduction
Dans le cadre des TPs MINATEC organisés par l’école polytechnique au CIME
à Grenoble, nous avons à préparer un document visant à répondre aux questions
principales concernant ces TPs :
1. Le silicium est-il hydrophobe ou hydrophile ? il y a-t-il un intérêt à le
savoir ?
2. Quelles sont les différentes étapes technologiques qui permettent de
fabriquer un transistor NMOS dans un substrat P ?
3. Sur le plan de la page 35 repérez les transistors Q10 Q11 Q13 et Q14.
Indiquez les n° de plots des drains, sources et grilles.
4. Décrivez un procédé de photolithographie.
1. L’hydrophobie du Silicium
Le Silicium est un élément de très grande importance de nos jours car ses
propriétés de semi-conducteur ne sont plus à démontrer.
Il possède en fait un caractère hydrophobe, c'est-à-dire qu’il n’est pas soluble
dans l’eau. Cette propriété du Silicium est intéressante puisque lors d’une
gravure d’oxyde, la fin de la gravure se fait par observation de l’hydrophobie
des plaques. En effet, la surface du Silicium est hydrophobe tandis que celle de
l’oxyde ne l’est pas. Ainsi, pendant la gravure, lorsque l’on retire les plaques du
bain de gravure, il suffit de vérifier (par exemple sur la partie adhoc du motif
central) si du liquide adhère à la plaque.
S’il n’y a plus de liquide sur la plaque, on dit que « le Silicium est a nu » et on
peut alors arrêter la gravure mais il est plus intéressant d’effectuer une
surgravure de quelques secondes pour avoir une meilleure qualité de gravure.
2. Etapes technologiques de fabrication d’un transistor
NMOS dans un substrat P
Le principe de création d’un transistor NMOS dans un substrat P est basé sur 4
masques. Les différentes étapes de création sont : substrat, nettoyage, oxydation,
photogravure (masque 1), diffusion, redistribution, photogravure (m. 2),
oxydation de grille, photogravure (m. 3), métallisation, photogravure (m. 4) et
couche d’oxyde.
Le procédé de fabrication utilisé par cette technologie est complexe et dépend du
fondeur, nous allons donc restreindre notre étude aux étapes essentielles.

4
Généralement dans une technologie de circuits intégrés, on commence par une
tranche de Silicium (Wafer) sur laquelle on a déjà déposé une couche épaisse
d’oxyde.
La première étape consiste à définir les régions où seront formées les couches
fines d’oxyde qui sont nécessaires pour réaliser les grilles des transistors. La
couche épaisse d’oxyde est alors gravée jusqu’au substrat dans les régions où le
transistor à canal n sera réalisé. Les couches fines sont alors crées par oxydation
du silicium.
Dans la seconde étape, la grille en polysilicium est formée. Cette étape consiste
à recouvrir le matériau de polysilicium puis à faire une gravure pour enlever
l’essentiel de cette couche de façon à ne laisser que les régions qui vont servir
comme grille pour le transistor.
Dans l’étape suivante, le transistor de type n est défini. Une diffusion localisée
d’impuretés de type donneur telle le phosphore, va former le drain et la source
du transistor à canal n, cette région est appelée région de diffusion n+.
Les étapes précédentes ont permis de réaliser un transistor de type n dans un
substrat. L’étape qui suit consiste à définir les lieux où un contact sera réalisé.
La couche d’oxyde est alors gravée jusqu’aux surfaces sur lesquelles sera pris
un contact métallique. Cette étape est suivie par une métallisation pour former
ces contacts métalliques ainsi que les pistes d’interconnexions. Le nombre de
niveaux de métal diffère d’une technologie à une autre, plus il y a de niveaux de
métal, plus le concepteur a de facilités pour réaliser les connections entre les
composants dans le circuit intégré.
L’étape finale consiste à recouvrir le circuit d’une couche de passivation (une
couche d'oxyde) et à réaliser des ouvertures pour les différents plots du circuit
intégré. La couche de passivation est nécessaire puisqu’elle permet de protéger
le silicium d’une contamination par des impuretés qui peuvent affecter le
composant.
Figure 1 Vue en coupe du transistor NMOS

5
3. Repérage des transistors Q10, Q11, Q13 et Q14
Q10 : MOS L=33um, W=100um W/L=3 zone B3 règle N plots 1 - 3 – 5
Q11 : MOS L=35um, W=12um W/L=1/3 zone B3 règle N plots 5 - 7 – 9
Q13 : MOS L=10um, W=100um W/L=10 zone C3 règle N plots 5 - 6 – 8/9
Q14 : MOS L=10um, W=2*500um W/L=100 zone C3 règle N plots 1 – 2/3 – 5
Figure 2 Masque du motif central
Repérage :
 Zone B3 : Q10 : source plot 1, grille plot 3, drain plot 5
 Zone B3 : Q11 : source plot 5, grille plot 7, drain plot 9
 Zone C3 : Q13 : source plot 5, grille plot 6, drain plot 8/9
 Zone C3 : Q14 : source plot 1, grille plot 2/3, drain plot 5