I.Puissance dissipée par les transistors MOS :
1.Etude théorique de la fonction FS32 : Interfacer en puissance au moyen d’une logique de
commande :
Si on polarise la grille d’un transistor PMOS par une tension négative, celui-ci est
saturé.
Pour obtenir le blocage de TR6, SPLUS = NL0, TR5 => bloqué
VGTR6 = VBAT VGSTR6 = 0V donc TR6 Bloqué
Pour obtenir la saturation de TR6, SPLUS = NL1, TR5 => saturé, on retrouve la masse à
VGTR6. Donc VGTR6 = 0V et VGSTR6 = - Vbat
Pour obtenir le blocage de TR3, SPLUS = NL0, TR2 => bloqué
VGTR3 = VBAT VGSTR3 = 0V donc TR3 Bloqué
Pour obtenir la saturation de TR3, SPLUS = NL1, TR2 => saturé, on retrouve la masse à
VGTR3. Donc VGTR3 = 0V et VGSTR3 = - Vbat
Si on polarise la grille d’un transistor NMOS par une tension positive, celui-ci est
saturé.
Si VGTR1 = NL1=> VGSTR1 = NL1, donc TR1 saturé
Si VGTR4 = NL1=> VGSTR4 = NL1, donc TR4 saturé
Le rapport cyclique de PWM varie en fonction de la vitesse. Plus la vitesse augmente, plus
l’état haut est long.
Le signal logique STOP est actif sur NL1.
VGTR4 = PWM.STOP.S+
STOP = NL1
S+ = NL1
VGTR4 = PWM
PWM commande le transistor.
2.Etude expérimentale de la fonction FS32 :
L’étude consiste à raccorder l’ensemble des deux cartes à l’attelle KINETEC.
On règle l’attelle en vitesse maximum pour la mobilisation puis on effectue :