Mémoires RAM : Cours sur l'architecture et le fonctionnement

3. Introduction sur les m ´ emoires RAM
3.1 Introduction 15
3.2 D´ eroulement des op ´ eration de lecture et d’´ ecriture
17
3.3 Capacit ´ e d’une MC 18
3.4 Conception d’une m ´ emoire centrale 18
3.5 Partage de la m ´ emoire centrale 20
3.6 M´ emoires vives RAM 23
3.7 Static RAM 24
3.8 Cellule m ´ emoire SRAM 25
3.9 Dynamic RAM 27
3.10 Organisation 29
Dans les premiers ordinateurs, la forme la plus courante de stockage ` a acc` es al´ eatoire pour la
m´ emoire principale de l’ordinateur utilisait un r´ eseau de boucles ferromagn´ etiques en forme
de beignets, appel´ ees tores. Par cons´ equent, la m´ emoire principale ´ etait souvent appel´ ee
tore, un terme qui persiste encore aujourd’hui. L’av` enement de la micro´ electronique, et les
avantages qu’elle procure, ont depuis longtemps fait disparaˆ ıtre la m´ emoire ` a tore magn´ etique.
Aujourd’hui, l’utilisation de puces ` a semi-conducteurs pour la m´ emoire principale est presque
universelle. Les principaux aspects de cette technologie sont examin´ es dans ce Chapitre.
3.1 Introduction
Dans les premiers ordinateurs, la forme la plus courante de stockage ` a acc` es al´ eatoire pour
la m´ emoire principale de l’ordinateur utilisait un r´ eseau de boucles ferromagn´ etiques en
forme de beignets, appel´ ees tores. Par cons´ equent, la m´ emoire principale ´ etait souvent ap-
pel´ ee tore, un terme qui persiste encore aujourd’hui. L’av` enement de la micro´ electronique,
et les avantages qu’elle procure, ont depuis longtemps fait disparaˆ ıtre la m´ emoire ` a tore
magn´ etique. Aujourd’hui, l’utilisation de puces ` a semi-conducteurs pour la m´ emoire prin-
cipale est presque universelle. Les principaux aspects de cette technologie sont examin´ es
dans ce Chapitre.
15

16 3.1. Introduction
Figure 3.1: Diagramme d’une m´ emoire ` a tores magn´ etiques de 4 x 4 bits
ZS
Y
0
Y
1
Y
2
Y
3
X0X1X2X3
Figure 3.2: m´ emoire ` a tores magn´ etiques
3.1.1 Structure g´ en´ erale de la m´ emoire centrale
La m´ emoire centrale est form´ ee de trois composantes :
1. La logique d’adressage des mots : elle permet de retrouver l’emplacement d’un mot
en memoire, ` a l’aide de son adresse. Elle est compos´ ee :
•RAM (Registre Adresse M´ emoire) pour contenir l’adresse de mot.
•D´ ecodeur : Une logique de d´ ecodage des adresses
2. Les circuits de stockages : c’est un ensemble de cellules m´ emoires capables de stocker
l’information.
3. La logique d’entr´ ee /sortie : elle est compos´ ee :
•Un registre RIM (Registre Information M´ emoire) qui stocke l’information lue
ou ` a´ ecrire

Chapter 3. Introduction sur les m´ emoires RAM 17
•Des circuits d’entr´ ee/sortie
Figure 3.3: Structure g´ en´ erale de la m´ emoire centrale
Bus de données
Logique de
stockage
Décodeur
RAM
Bus d'adresse
Logique d'entr
ée/sortie
}
L
ogique d'adr
essage
Bus de commande
RIM
Amplificateur
de
lecture/écriture
}
3.1.2 Les bus de la m´ emoire centrale
La communication avec les autres organes du calculateur se fait ` a l’aide de trois types de
signaux. Ces signaux sont v´ ehicul´ es par des lignes regroup´ ees en bus.
On distingue trois principaux bus :
1. Le bus d’adresses :Il regroupe toutes les lignes d’adresse n´ ecessaires ` a la s´ election du
boitier m´ emoire et du mot ` a lire ou ` a´ ecrire. Puisqu’il ne v´ ehicule que des adresses, il
est unidirectionnel. Il est form´ edeMfils permettant l’aac` es ` a 2Mmots m´
emoire.
2. Le bus de donn´ ees : Il v´ ehicule les donn´ ees en lecture ou en ´ ecriture. Il est birectionnel
puisqu’il doit v´ ehiculer les donn´ ees en lecture ou en ´ ecriture.
3. Le bus de commandes : Il comprend g´ en´ eralement les signaux de lecture/´ ecriture.
R/Wou W E
3.2 D ´ eroulement des op´ eration de lecture et d’ ´ ecriture
3.2.1 Op´ eration de lecture dans une m´ emoire centrale
1. L’unit´ e centrale commence par charger, dans le RAM, l’adresse en m´ emoire du mot ` a
lire.
2. Elle lance la commande de lecture ` a destination de la m´ emoire.
3. L’information est, au bout d’un d´ elai ´ egal au temps d’acc` es, plac´ ee dans le RIM d’o ` u
l’unit´ e centrale peut alors la r´ ecup´ erer.

18 3.3. Capacit ´ e d’une MC
3.2.2 Op´ eration d’´ ecriture dans une m´ emoire centrale
Pour une op´ eration d’´ ecriture, les ´ etapes suivantes sont n´ ecessaires :
1. Charger dans le RAM l’adresse du mot ou se fera l’´ ecriture.
2. Placer dans le RIM l’information ` a´ ecrire.
3. Il ne reste plus alors ` a l’unit´ e centrale qu’` a lancer une commande d’´ ecriture qui aura
pour effet de transf´ erer l’information contenue dans le RIM vers le mot en m´ emoire
centrale.
3.3 Capacit ´ e d’une MC
Si on consid` ere que kest la taille du bus d’adresses ( taille du registre RAM) et nla taille
du bus de donn´ ees ( taille du registre RIM ou la taille d’un mot m´ emoire ). Alors, on peut
exprimer la capacit´ e de la m´ emoire centrale soit en nombre de mots m´ emoire ou en bits.
La capacite = 2kMots memoire
La capacite = 2k∗n bits (3.1)
3.4 Conception d’une m ´ emoire centrale
Lors de la conception d’un circuit m´ emoire, on peut ˆ etre confront´ e au probl` eme suivant :
On veut construire une m´ emoire Mde taille mXn (m mots de n bits), mais nous disposons
que des circuits m´ emoires M’de capacit´ em’ x n’ et de taille inf´ erieure ` a la m´ emoire M.
Figure 3.4: Conception de circuits m´ emoire ` a l’aide de composants standards
M
n
m
M' m'
n'
Solution
Une approche g´ en´ erale consiste ` a construire un r´ eseau PXQo` u :
• P est le facteur d’extension de mot est ´ egale P=[m/m’]
• Q est le facteur d’extension de bit est ´ egale Q=[n/n’]
Pour s´ electionner les composants on utilise les bits de poids forts d’adresses. Si P est le
facteur d’extension lignes alors on prend k bits tel que P= 2k.
Les autres bits d’adresses restants sont utilis´ es pour s´ electionner un mot dans un composant.

Chapter 3. Introduction sur les m´ emoires RAM 19
Exemple 3.1 R´ ealiser une m´ emoire de 1024 octets ( la taille d’un mot est de 8 bits) en
utilisant des composants m´ emoires de taille 256 mots de 8 bits ?
Solution
CS
CS
A9
8
CS
CS
A7
0
D7
0
D7
0
D7
0
R/W
8 bits
D7
0
8 bits
D7
0
Exemple 3.2 On veut r´ ealiser une m´ emoire de 1K mots( la taille d’un mot est de 16
bits) en utilisant des composants de taille 1K mots de 4 bits ) ?
D15
0
CS
D15
12
R/W
bits
CS
D11
8
CS
D7
4
CS
D3
0
16 bits
9
A0
9