.archVHDL iset gabes

Telechargé par ՏƛɏҒ ЄԀԀұп
VHDL
lassaad.tayari@isetn.rnu.tn 1
Présenté par :
LASSAAD TAYARI
Technologue en Informatique Industrielle à
l’Iset de Gabès
VHDL
lassaad.tayari@isetn.rnu.tn 2
Initiation à VHDL
Application à la
Logique Programmable
VHDL
lassaad.tayari@isetn.rnu.tn 3
Introduction
Le cadre de travail
La paire ENTITY/ARCHITECTURE
Niveaux de description
Fonctionnements parallèles et séquentiels
Opérateurs et instructions
Descriptions modulaires
Attributs spécifiques
Initiation à VHDL
VHDL
lassaad.tayari@isetn.rnu.tn 4
Introduction
VHDL = VHSIC Hardware Description Langage
Langage de description hardware développé au titre du
programme VHSIC (Very High Speed Integrated Circuit)
du DoD (Department of Defence).
VHDL
lassaad.tayari@isetn.rnu.tn 5
fournir un environnement de développement hardware
complet et unifié (des spécifications à la réalisation en
passant par la simulation)
améliorer l'intercommunication entre(spécificateurs,
concepteurs, utilisateurs, outils de développement,
etc.)
rendre les réalisations indépendantes des
technologies et des systèmes-hôtes (portabilité,
pérennité, etc.)
Objectif
1 / 41 100%

.archVHDL iset gabes

Telechargé par ՏƛɏҒ ЄԀԀұп
La catégorie de ce document est-elle correcte?
Merci pour votre participation!

Faire une suggestion

Avez-vous trouvé des erreurs dans linterface ou les textes ? Ou savez-vous comment améliorer linterface utilisateur de StudyLib ? Nhésitez pas à envoyer vos suggestions. Cest très important pour nous !