Familles de CI

Classe: 1-SI
FAMILLES DE CIRCUITS INTEGRES
Durée : 1 h
1. PRINCIPALES FAMILLES DE CIRCUITS LOGIQUES :
F Technologie TTL (Transistor Transistor Logique).
• TTL standart : exemple 7408, 5408;
• TTL LS : Low Power Schottky : exemple 74LS00, 54LS00;
• TTL S: Schottky : exemple 74S08, 54S08;
• TTL ALS : Advenced Low Power Schottky : exemple 74ALS08, 54ALS08;
• TTL F : Fast : exemple 74F08, 54F08;
• TTL AS : Advenced schottky : exemple 74AS136
F Technologie CMOS (Complementary Mos).
• HC MOS : exemple 74HC540;
• HCT : exemple 74HCT573;
• ACL (AC / ACT);
• BiCMOS (BCT);
• Adevneced BiCMOS (ABT);
F Technologie ECL.
1-1. Repérage des circuits intégrés DIL (DUAL IN LINE) :
L'ergot ou le point
permettent de
repérer la broche 1
18 17 16 15 14 13 12 11 10
14 13 12 11 10
74 HCT 573
1
2
3
4
5
6
9
8
6
7
74 LS 08
7
8
9
1
Sens croissant des numéros des broches
CIRCUIT 18 broches en boîtier DIL
2
3
4
5
CIRCUIT 14 broches en boîtier DIL
1-2. Conventions - Repérage des tensions et des courants :
On adopte la convention RÉCEPTEUR en entrée comme en sortie :
En entrée - Input : I
Ii
En sortie - Ouput : O
&
Io
Vi
Vo
Les courants Ii et Io entrent par les
broches :
lIi = 40 µA : le courant réel entre bien
par la broche;
lIi = -1,6 ma : le courant réel sort de
la broche.
En entrée (Input)
En sortie (Ouput)
IiL
Courant d'entrée à l'état bas.
IoL
Courant de sortie à l'état bas.
IiH
Courant d'entrée à l'état haut.
IoH
Courant de sortie à l'état haut.
ViL Tension d'entrée à l'état bas.
VoL
Tension de sortie à l'état bas.
ViH Tension d'entrée à l'état haut.
VoH
Tension de sortie à l'état haut.
1SI-FAMILLE DE CI.sxw
Page - 1 / 9 -
M.DEZEST-25/03/05
Classe: 1-SI
FAMILLES DE CIRCUITS INTEGRES
Durée : 1 h
2. MARQUAGE DES CIRCUITS INTEGRES :
SN
74
ACT
16
245
Code du
fabriquant :
Texas
Instrument
Plage de température
54 : usage militaire (-55°C à +125 °
C);
74 : usage commercial.
l 0 à 70 °C pour le bipolaire;
l -40°C à 85°C pour le CMOS
NT
Identification fonction
N° Identifiant le circuit
Forme du boîtier
Famille technologique
3. FAMILLES TTL : Elles utilises des transistors bipolaires : NPN ou PNP.
C : Collecteur
Vcb
Base : B
Ic
Vcb
Ib
Base : B
Vce
Vbe
Transistor NPN
C : Collecteur
Ie
Ib
Vbe
E : Emetteur
Ic
Transistor PNP
Vce
Ie
E : Emetteur
NPN
Ie = Ic + Ib
Ic = β x Ib
Ib > 0
Ic > 0
Ie > 0
Vce ≥ 0
Vbe > 0
Vcb > 0
PNP
Ie = Ic + Ib
Ic = β x Ib
Ib < 0
Ic < 0
Ie < 0
Vce ≤ 0
Vbe < 0
Vcb < 0
β = h21e = gain en courant dans le montage émetteur commun (relié à la masse).
3-1. TTL standard :
F Etage de sortie de type totem pole :
4KΩ
e1
e2
e3
1,6
KΩ
Q1
100Ω
Q2
Les sorties totem pôle ne permettent
pas de réaliser un OU câblé.
Vcc
Si on connecte deux sorties totem
pôle ensembles, les deux portes sont
Etage de sortie
de type Totem pole détruites.
Q3
D1
Vcc
Porte 1
Sortie
100Ω
Q4
Porte 2
100Ω
1KΩ
Q3
GND
Q3
D1
D1
Q4
Q4
GND
1SI-FAMILLE DE CI.sxw
Page - 2 / 9 -
M.DEZEST-25/03/05
Classe: 1-SI
FAMILLES DE CIRCUITS INTEGRES
Durée : 1 h
F Etage de sortie de type Collecteur ouvert (Open collector) :
Vcc
1,6
KΩ
4KΩ
e1
e2
e3
Vcc
Symbole d'une sortie
à collecteur ouvert
Etage de sortie
de type Collecteur ouvert
Q2
Q1
Sortie
Q3
1KΩ
GND
Avec des portes de type collecteur ouvert le OU câblé est possible.
Vcc
R
D
e2
e1
e1
0
0
1
1
e2
0
1
0
1
D
e2
D
e1
D = ......................
F Etage de sortie de type 3 états (3 State Outputs) : une entrée de validation (EN) permet
de valider la sortie.
Vcc
Etage de sortie
de type 3 Etats
e1
R
D
Sortie
Q2
Vcc
Symbole d'une
sortie 3 Etats
e1
Q4
EN
➢
EN
=1
GND
Exemple : 8 bascules D 74 HCT 573
INPUTS
ENABLE
OC C D
L H H
L H L
L K X
H X X
1SI-FAMILLE DE CI.sxw
OUTPUTS
Q
H
L
Qo
Z
OC (1) EN
C (11) C1
1D
2D
3D
4D
5D
6D
7D
8D
Page - 3 / 9 -
(2)
1D
(3)
(4)
(5)
(6)
(7)
(8)
(9)
(19)
(18)
(17)
(16)
(15)
(14)
(13)
(12)
1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q
M.DEZEST-25/03/05
Classe: 1-SI
FAMILLES DE CIRCUITS INTEGRES
Durée : 1 h
3-2.TTL Schottky :
Elle utilise des diodes rapides de type Schottky et des transistors bipolaires en quasisaturation. Cela augmente la rapidité.
Diode Schottky
Transistor Schottky
F Exemple : porte NON-ET :
20KΩ
8KΩ
120Ω
4KΩ
Sortie
e1
e2
4KΩ
e3
4KΩ
La technologie Schottky comprend entre autres les familles S, LS , AS et ALS
4. Famille C-MOS : (Complementary Métal Oxyde semiconductor).
Elle utilise des transistors MOS, pilotés en tension et se distingue par une très faible puissance
dissipée en statique.
On rencontre plusieurs types :
• 74 HC XX : Haute vitesse CMOS;
• 74 HCT XX : Haute vitesse CMOS compatible broche à broche avec la TTL.
• 74 AC XX : Advanced CMOS.
• 74 BCT XX :
• 74 BCT xx:
• Série 4000 : On notera que la série 4000 peut être alimentée sous une tension
d’alimentation de 3 V à 18 V : (Voir documentation porte 4093).
1SI-FAMILLE DE CI.sxw
Page - 4 / 9 -
M.DEZEST-25/03/05
Classe: 1-SI
FAMILLES DE CIRCUITS INTEGRES
Durée : 1 h
Vs(V)
5
4
MOS P
MOS N
Ve
3
Vs
2
1
=1
Ve(V)
1
2
3
4
5
5. Famille ECL : (Emitteur Coupled Logic).
Elle utilise des transistors bipolaires à couplage d’émetteur. C’est la technologie la plus rapide
à l’heure actuelle.
6. Caractéristiques générales des circuits logiques : niveaux logiques.
Les niveaux des tensions à l’état haut et bas sont différents en entrées et en sortie pour
garantir les niveaux logiques quand la sortie d’une porte pilote l’entrée d’une seconde porte.
Sortie
Entrée
Entrée
Sortie
=1
Vi
Vo
Niveau logique 1
Niveau logique 1
VOHmin=2,4V
VILmin=2 V
Porte 2 : TTL LS
Porte 1 : TTL LS
=1
=1
Vo
VILmax=0,8 V
Vi
Niveau logique 0
VILmax=0,4 V
Niveau logique 0
F Exemple avec 2 portes TTL LS : les niveaux des tensions sont compatibles.
•
•
La porte 2 voit bien un niveau logique 1 quand la sortie de la porte 1 est à l’état haut.
De même qu’elle voit bien un niveau logique 0 quand la sortie de la porte 1 est à l’état bas.
Pour chaque famille de circuit logique, les constructeurs fournissent les différentes tensions
correspondantes aux niveaux logiques d’entrée et de sortie.
1SI-FAMILLE DE CI.sxw
Page - 5 / 9 -
M.DEZEST-25/03/05
Classe: 1-SI
FAMILLES DE CIRCUITS INTEGRES
TTL
LS
S
ALS
Tension d'alimentation Vcc
Durée : 1 h
AS
74F
BCT
ABT
5V
Tension d'alimentation négative
-0,5 V
Tension d'entrée positive
Vcc + 0,5 V
Tension d'entrée positive
-0,5 V
Circuit d'entrée
TTL
LS
S
ALS
AS
74F
BCT
ABT
Tension d'entrée à l'état haut VIHmin
2V
2V
2V
2V
2V
2V
2V
2V
Tension d'entrée à l'état bas VILmax
0,8 V
0,8 V
0,8 V
0,8 V
0,8 V
0,8 V
0,8 V
0,8 V
Courant d'entrée à l'état haut IiHmin
40 µA
20 µA
50 µA
20 µA
200 µA
-1 mA
-0,4 mA
-2 mA
-0,6 mA
-
-
Courant d'entrée à l'état bas IiLmax
Circuit de sortie
-1,6 mA -0,4 mA
TTL
LS
S
ALS
AS
74F
BCT
ABT
Tension de sortie à l'état haut VoHmin
2,4 V
2,7 V
2,7 V
2,7 V
2,7 V
2,4 V
2,4 V
2,4 V
Tension de sortie à l'état bas VoLmax
0,4 V
0,4 V
0,8 V
0,4 V
0,4 V
0,55 V
0,5 V
0,5 V
-1 mA
-0,4 mA
-2 mA
-1 mA
-
-
20 mA
20 mA
-
-
Courant de sortie à l'état haut IoHmin
Courant de sortie à l'état bas IoLmax
-0,4 mA -0,4 mA
16 mA
8 mA
20 mA
4 mA
HC
HCT
AC
ACT
Tension d'entrée à l'état haut VIHmin
3,15 V
2V
3,15 V
2V
Tension d'entrée à l'état bas VILmax
0,9 V
0,8 V
1,35 V
0,8 V
Courant d'entrée à l'état haut IiHmin
-
-
-
-
Courant d'entrée à l'état bas IiLmax
-1 µA
-1 µA
-1 µA
-1 µA
HC
HCT
AC
ACT
Tension de sortie à l'état haut VoHmin
3,84 V
3,84 V
3,8 V
3,8 V
Tension de sortie à l'état bas VoLmax
0,33 V
0,33 V
0,44 V
0,44 V
Courant de sortie à l'état haut IoHmin
-4 mA
-4 mA
-24 mA
-24 mA
Courant de sortie à l'état bas IoLmax
4 mA
4 mA
24 mA
24 mA
Circuit d'entrée
Circuit de sortie
F Exemple avec une porte CMOS HC et une porte TTL LS : Les signaux sont compatibles.
• La porte 2 voit bien un niveau logique 1 quand la sortie de la porte 1 est à l’état haut.
• De même qu’elle voit bien un niveau logique 0 quand la sortie de la porte 1 est à l’état bas.
Sortie CMOS HC
Entrée TTL LS
Niveau logique 1
Porte 2 : TTL LS
Porte 1 : CMOS HC
=1
VoHmin=3,84V
Niveau logique 1
=1
Vo
Vi
ViLmin=2 V
ViLmax=0,8 V
ViLmax=0,33 V
Niveau logique 0
1SI-FAMILLE DE CI.sxw
Page - 6 / 9 -
Niveau logique 0
M.DEZEST-25/03/05
Classe: 1-SI
FAMILLES DE CIRCUITS INTEGRES
Durée : 1 h
F Compatibilité entre TTL et CMOS : les signaux ne sont pas compatibles.
• Si la sortie de la porte 1 vaut VO = 2,6 V < 3,15 V (état haut) la porte 2 se trouve dans une
zone d’incertitude sa sortie peut être à 0 ou à 1.
Sortie TTL LS
Entrée CMOS HC
Niveau logique 1
Niveau logique 1
Porte 2 : CMOS HC
Porte 1 : TTL LS
=1
ViHmin=3,15 V
=1
Vo
VoHmin=2,4V
Vi
Zone d'incertitude
ViLmax=0,9 V
VoLmax=0,4 V
Niveau logique 0 Niveau logique 0
F Exemples d’interface de TTL vers CMOS :
a) R = résistance de
rappel (Pull up)
b) Porte à collecteur
ouvert
Vcc=5V
=1
Vcc=5V
=1
R
10KΩ
TTL
CMOS
=1
TTL
=1
R
10KΩ
CMOS
c) Porte à collecteur
ouvert et CMOS 4000
3 à 18 V
5V
=1
TTL
R
10KΩ
d) Avec transistor NPN
3 à 18 V
5V
=1
=1
CMOS
TTL
=1
CMOS
De >5 V à 18 V CMOS série 4000
7. Marge de bruit : dans le cas le plus défavorable.
C’est la valeur de la tension parasite maximale qui ajoutée au niveau du signal ne provoque
pas de fonctionnement indésirable. La marge de bruit dans le cas le plus défavorable, se déduit
des valeurs limites absolues.
Pour la famille CMOS la valeur est indiquée pour Vcc = 4,5 V.
• Marge de bruit à l’état haut : VoHmini - ViHmin.
• Marge de bruit à l’état bas : ViLmax – VoLmax.
Marge de bruit à l'état haut
Porte 1 :
TTL LS
Porte 2 :
TTL LS
=1
=1
Sortie porte 1
Entrée porte 2
Sortie porte 1
Niveau
logique 1
Niveau
logique 1
Niveau
logique 1
VoHmin=2,4V
Vo
Vi
Marge de bruit
2,4V-2V=0,4V
ViHmin=2 V
ViLmax=0,9 V
VoHmin=2,4V
Marge de bruit
0,8V-0,4=0,4V
Entrée porte 2
Niveau
logique 1
ViHmin=2 V
ViLmax=0,9 V
VoLmax=0,4 V
VoLmax=0,4 V
1SI-FAMILLE DE CI.sxw
Marge de bruit à l'état bas
Page - 7 / 9 -
M.DEZEST-25/03/05
Classe: 1-SI
FAMILLES DE CIRCUITS INTEGRES
Durée : 1 h
Marge de bruit
Familles
VoHmin
(V)
ViHmin
(V)
VoLmax
(V)
ViLmax
(V)
A l'état haut
A l'état bas
VoHmini-ViHmin
ViLmax-VoLmax
TTL
2,4
2
0,4
0,8
0,4
0,4
LS
2,4
2
0,4
0,8
0,4
0,4
S
2,4
2
0,5
0,8
0,4
0,3
ALS
2,4
2
0,5
0,8
0,4
0,3
AS
2,4
2
0,5
0,8
0,4
0,3
74F
2,4
2
0,55
0,8
0,4
0,25
BCT/ABT
2,4
2
0,5
0,8
0,4
0,3
HC
3,84
3,15
0,33
0,8
0,69
0,57
HCT
3,84
2
0,33
0,8
1,84
0,47
AC
3,8
3,15
0,44
1,35
0,65
0,91
ACT
3,8
2
0,44
0,8
1,8
0,36
8. Entrées non utilisées :
Pour éviter des perturbations et ne pas allonger le temps de propagation, les entrées non
utilisées doivent être reliées au potentiel qui assure la fonction logique.
➢
Résistances de rappel : (de tirage ou de Pull Up)
Calculer dans les deux cas la résistance R.
Vcc=5V
Vcc=5V
R=?
IiHmax=20µA
ViHmin=2V
S1
=1
IiLmax=-0,4mA
ViHmin=2V
S1
=1
R=?
Technologie TTL-LS
Technologie TTL-LS
9. Temps de propagation : c’est le temps mis par le signal pour franchir la porte.
10.Sortance : c’est le nombre maximal d’entrées que l’on peut connecter sur une sortie.
=1
IoHmax IiHmax
IiHmax
N portes
A l'état haut
{
IiHmax
=1
=1
IiLmax
=1
N portes
=1
A l'état bas
Technologie TTL-LS
1SI-FAMILLE DE CI.sxw
IoLmax IiLmax
{
IiLmax
=1
=1
=1
Technologie TTL-LS
Page - 8 / 9 -
M.DEZEST-25/03/05
Classe: 1-SI
➢
FAMILLES DE CIRCUITS INTEGRES
Durée : 1 h
Calculer le nombre de portes N que peut piloter la porte logique TTL LS dans le cas où la
sortie est à l’état haut puis à l’état bas.
1SI-FAMILLE DE CI.sxw
Page - 9 / 9 -
M.DEZEST-25/03/05