Chap1la

CHAPITRE I : Le microprocesseur 8085
1
I.1 INTRODUCTION
Avant l’avènement des microprocesseurs, les systèmes logiques étaient conçus à
l’aide de circuits intégrés logiques accomplissant les opérations logiques fondamentales
ainsi que des fonctions de multiplexage, de démultiplexage c’est-à-dire d’aiguillage, de
décalage, de sélection et aussi des opérations arithmétiques. Le concepteur organisait
son système à l’aide d’un organigramme (encore appelé ordinogramme), puis, à l’aide
d’un générateur de séquences logiques, il concevait son système en assemblant, comme
un jeu de construction, des circuits en boîtier DIL (Dual in Line), puis faisait réaliser
des liaisons câblées entre les broches de sortie ou d’entrée des différents boîtiers, c’est
ce qu’on désigne par logique câblée.
L’apparition des microprocesseurs sur le marché permet de concevoir
tout autrement un système logique. Le microprocesseur est une séquence de la
miniaturation des circuits intégrés : c’est un circuit VLSI (Very Large Scale Integration
), c’est à dire résultant d’une intégration à très grande échelle de plusieurs milliers de
transistors sur un carré de quelques millimètres de côté et appelé « PUCE » (wafer en
anglais). La technologie MOS, qui se prête à une forte densité d’intégration, a permis
d’intégrer sur une seule puce, l’unité centrale d’un ordinateur, appelée aussi processeur
d’où le nom donné à ce nouveau composant : Microprocesseur. Toutefois, puisque ce
n’est plus un circuit déstiné à réaliser une fonction logique, mais des dizaines de
fonctions, en envoyant au microprocesseur un mot binaire de 8 bits ou de 16 bits par
exemple. Ce mot binaire est une instruction puisqu’il est en effet chargé d’instruire le
microprocesseur de la fonction réalisée. Aussi pour faire fonctionner notre système, il
faudra pévoire une suite ordonnée d’instructions et ce qu’on appelle un programme. Une
telle logique est appelée logique programmée et elle correspond au logiciel (traduction
de software).
Le premier microprocesseur introduit par Intel en 1971 est le 4004 à
quatre (04) bits et le 8008 à huit (08) bits. En 1974 c’etait la reéalisation du 8080 qui
gère des mots de huit bits , d’un bus d’adresse de seize (16) bits et d’un pointeur de pile
de seize (16) bits. Ce microprocesseur (8080) nécessite trois alimentations +5 , -5 et
+12v.

CHAPITRE I : Le microprocesseur 8085
2
Le circuit 8085 est une amélioration du microprocesseur 8080 ; il est d’abord
l’intégration sur une seule puce du 8080, de l’horloge 8224 et du système de contrôle
8228. Cependant , le bus d’adresse A0 à A15 n’est pas directement fourni sur les broches
du 8085. Les huit bits d’adresse poids faibles A0 à A7 sont fournis sur le bus de donnée
pendant un temps relativement court mais suffisamment long pour permettre un
verrouillage de ces huit bits d’adresse. Donc ces huit bits peuvent jouer le rôle d’un bus
de données après que le microprocesseur 8085 délivre une commande de verrouillage
pour signaler à quel moment les bits A0 à A7 peuvent être prélevés : cette commande est
le signal ALE (Adress Latch Enable).
Le microprocesseur 8085 ne nécessite qu’une seule alimentation +5v.
I.2 DIAGRAMME DE BROCHAGE ET FONCTIONS
Le microprocesseur 8085 est contenu dans un boîtier DIP à 40 broches :
Fig-I.1 Diagramme de brochage de l’UCM 8085.
X1
X2
Reset out
SOD
SID
TRAD
RST 7.5
RST 6.5
RST 5.5
INTR
INTA
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
Vss
Vcc
HOLD
HLDA
CLOCKOUT
RESET IN
READY
IO/M
S1
RD
WR
ALE
S0
A15
A14
A13
A12
A11
A10
A9
A8
8085
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20

CHAPITRE I : Le microprocesseur 8085
3
I.3 TABLEAU DES FONCTIONS DES BROCHES DU 8085
Broches
Description
Type
AD0-AD7
A8-A15
ALE
RD
WR
IO/M
S0, S1
READY
SID
SOD
HOLD
HLDA
INTR
TRAP
RST 5.5
RST 6.5
RST 7.5
INTA
RESET IN
RESET OUT
X1, X2
CLK
VCC, VSS
Bus d’adresse / données
Bus d’adresse
Validation de verrou d’adresse
Commande de lecture
Commande d’écriture
Indicateur E/S ou mémoire
Indicateur d’états de bus
Requête de mode d’attente
Entrée de données sérielles
Sortie de données sérielles
Requête d’attente
Accusé de réception d’attente
Requête d’interruption
Requête d’interruption non masquable
Requête d’interruption matérielles
véctorisées
Accusé de réception d’interruption
Réinitialisation Système
Réinitialisation périphérique
Connexion cristal ou RC
Signal d’horloge
Alimentation, Terre
Bidirectionnel , 3 états
Sorties , 3 états
Sortie
Sorties , 3 états
Sorties , 3 états
Sorties , 3 états
Sortie
Entrée
Entrée
Sortie
Entrée
Sortie
Entrée
Entrée
Entrée
Entrée
Entrée
Sortie
Entrée
Sortie
Entrée
Sortie
I.4 Les signaux du 8085
1. Ready : une entrée permet comme avec le 8080 l’utilisation de mémoires lentes.
Cette entrée informe l’unité centrale qu’un périphérique est prêt à émettre ou recevoir
des données .
Clear
Clck
Sortie clk Q Ready
8085
+1 Q D
D ALE
Bascule
D
Bascule
D
8085

CHAPITRE I : Le microprocesseur 8085
4
Fig-I.2 : Circuit de génération de l’état d’attente
La figure ci-dessus permet la génération d’un état wait (état d’attente) dans chaque cycle
machine du 8085.
2. IO/M : Sélection de la destination de la commande de lecture ou d’écriture :
- Mémoire si IO/M =0.
- Circuit périphérique (organe d’E/S) si IO/M=1.
3. RD/WR : Sorties de commande d’écriture ou de lecture sont utilisées pour informer
les unités mémoires ou d’E/S qu’il est temps d’envoyer ou de recevoir des données
via le bus de données.
4. ALE : signal de sortie génère une commande de verrouillage au moment adéquat
permettant le multiplexage des huit bits d’adresses de poids faibles entre le bus
d’adresse et le bus de données.
5. HOLD, HLDA : Sont respectivement la demande d’accès direct mémoire (DMA) et
l’autorisation d’accès direct mémoire.
- HOLD :Notifie à l’unité centrale de micro-traitement qu’une autre unité désire
utiliser le bus d’adresse ou de donnée (DMA). A la réception de HOLD les signaux (RD
, WR et IO/M ), sont en haute impédance.
- HLDA : Indique à un périphérique qu’une requête HOLD a été reçu ; le
microprocesseur abandonnera le bus au prochain cycle d’horloge.
6. RESETIN : Signal d’entrée pour l’Initialisation interne amenant le compteur
d’instruction à l’adresse 0000H ; le bus d’adresse / données en haute impédance.
7. RESETOUT : Le 8085 fournit le signal Resetout lorsque l’entrée ResetIN a été
activé ; le 8085 émet un signal pour informer les périphériques que l’opération de
réinitialisation est terminée.
8. Les broches SID et SOD sont une entrée série et une sortie série. Elles sont activées
respectivement par les deux instructions RIM et SIM..
9. Les sorties S0et S1 indiquent , sous une forme codée, l’opération que le
microprocesseur exécute. Ces deux bits S0 et S1 peuvent être prélevés et mémorisés
à l’aide du signal ALE, agissant comme une commande de verrouillage.

CHAPITRE I : Le microprocesseur 8085
5
I.5 LES INTERRUPTIONS
I.5.1 Niveaux d’interruption : Le 8085 possède cinq niveaux hiérarchisés
d’interruption qui sont, dans l’ordre de priorité décroissante : TRAP, RST7.5, RST6.5,
RST5.5et INTR.
a) Interruption non masquable TRAP : Tout front montant ou tout niveau 1 sur cette
entrée déclenche le processus de prise en compte d’une interruption par le
microprocesseur après qu’il ait terminé l’exécution de l’instruction en cours. C’est la
seule demande d’interruption sans condition du 8085. Il n ‘y a pas à insérer
l’instruction EI dans le sous-programme relatif à TRAP, puisque cette demande
d’interruption n’est pas affectée par l’instruction EI.
Un niveau haut sur TRAP oblige le 8085 à sauvegarder le contenu du compteur
d’instruction dans la pile est de se brancher sur la case mémoire 0024H.
b) Interruptions masquables RST7.5, RST6.5, et RST5.5 : Chacune de ces trois
demande d’interruption ne peut être prise en compte par le microprocesseur que si
deux conditions sont réalisées :
- Le bit d’état IE est positionné à 1 . Il se met à 1 par l’instruction EI (autorisation des
interruptions).
- La demande d’interruption n’est pas masquée; ce qui se produit dans deux cas :
1er cas : Le bit MSE de l’instruction SIM est à 0.
2eme cas : Ce bit MSE est à 1 mais le masque spécifique de l’interruption est à 0. Ce
masque spécifique, mis à 0 ou à 1 par l’instruction SIM est :
 M7.5 pour l’instruction RST7.5.
 M6.5 pour l’instruction RST6.5.
 M5.5 pour l’instruction RST5.5.
L’interruption RST7.5 n’étant active que sur un front montant, il est nécessaire
que la bascule RST7.5 qui mémorise la transition active soit d’abord initialisée à 0. Cela
se fait en programmant à 1 le bit R7.5 de l’instruction SIM.