ATISE
●Contexte
–Le projet ATISE a passé la phase 0 et le CNES a validé l'étude de faisabilité
–PhaseAduprojetdesatellite=>maquetteausolfonctionnelle
–Travailler dans un cadre « spatial »,dansleprocessus CNES, RNC version étudiante
–4 Octobre (aujourd'hui!!) : réunionétudiantsCSUG
–Mars 2017 :pointclé; Juillet 2017 revuedephaseAavecCNES
–PoursuiteenstagePFE
●Contraintes
–Environnementspatial=rayonnement=>durcissement
–Nano-satellite=>basse consommation
Plate-formedecalculFPGAZynqHW(FPGA)+SW(ARM) 100Gops/Watt⇒
●Objectifs
–Interfaceaucapteur«imageur»dePyxalis
–Algorithmesdepré-traitementetcalculscientifiqueàbord
●Réalisations
–Etuded'architectureetdeperformance
–Acquisitiondesdonnéesducapteurettestsenoptiqueclassique
–Pré-traitementsetcalculscientifiqueenHWetSW
–DéveloppementsHWensynthèsedehautniveau(HLS)