Sujets Stéphane Mancini
publicité
CSUG : Satellite ATISE Nano Satellite étudiant pour mesure de spectre d'aurore boréale et vent solaire ● Acquisition et pré-traitement des données sur plate-forme Zynq ● 2 coeur ARM Cortex A9 + FPGA Collaboration CSUG/Pyxalis/RésolutionSpectra ATISE ● ● Contexte – Le projet ATISE a passé la phase 0 et le CNES a validé l'étude de faisabilité – Phase A du projet de satellite => maquette au sol fonctionnelle – Travailler dans un cadre « spatial », dans le processus CNES, RNC version étudiante – 4 Octobre (aujourd'hui!!) : réunion étudiants CSUG – Mars 2017 : point clé ; Juillet 2017 revue de phase A avec CNES – Poursuite en stage PFE Contraintes – Environnement spatial = rayonnement => durcissement – Nano-satellite => basse consommation Plate-forme de calcul FPGA Zynq HW (FPGA) + SW (ARM) ⇒ 100 Gops/Watt ● ● Objectifs – Interface au capteur « imageur » de Pyxalis – Algorithmes de pré-traitement et calcul scientifique à bord Réalisations – Etude d'architecture et de performance – Acquisition des données du capteur et tests en optique classique – Pré-traitements et calcul scientifique en HW et SW – Développements HW en synthèse de haut niveau (HLS) JPEG2000 & HLS Synthèse HLS d'une unité de compression d'image et vidéo. En édition vidéo, ce format est préféré à MPEG2/4 car il est tolérant aux erreurs et permet l'accès immédiat à toute image du flux. http://research.microsoft.com/en-us/um/people/jinl/paper_2002/msri_jpeg.htm JPEG2000 & HLS ● ● Objectif – Encoder des images au plus proche du capteur pour transmission – HLS = du HW à partir du SW Spécifications – ● Norme JPEG2000 Réalisations – Etude d'architecture – C++ pour la HLS de parties de l'algorithme – Validation HLS par simulation – Mesure de performance : temps/surface – IP sur plate-forme HW/SW Zynq – Tests sur carte Zybo Caméra Pan-optique ● ● ● Contexte – Une caméra pan-optique ou panoramique permet de produire une vue à 360° à partir de prises de vue multiples – Utiliser des modules caméra de téléphone mobile et faire le raccordement (stitching) en temps réel sur FPGA Stitching des 4 FOV Point de départ – Algorithme de stitching – Maquette existante Objectifs – Calibration dynamique de la géométrie et luminosité – Etude d'architecture Différences de gain Caméra RaspberryPi Caméra Pan-optique ● ● Découpage HW/SW de la calibration – Analyse en HW – Calibration en SW – Paramétrage dynamique du HW C++ pour la HLS de parties de l'algorithme en HW – Validation HLS par simulation – Mesure de performance : temps/surface – IP sur plate-forme HW/SW Zynq – Tests sur carte Avnet avec caméra pan-optique
