Transistor MOS (cours: Composants - Transistors)

ES102
1
TRANSISTOR MOS :
MODÉLISATION PHYSIQUE
ET EXPLOITATION NUMERIQUE
ES102 / CM3
Durée ≈ 1h15
ES102
2
CONDUCTIVITE DES MATERIAUX
Silice (SiO2)
Germanium (Ge) Argent (Ag)
Diamant
Silicium (Si)
Quartz
-20
10
Cuivre (Cu)
Arséniure de Gallium (AsGa)
-18
10
-16
10
-14
10
Isolant
-12
10
-10
10
-8
10
-6
10
-4
10
-2
10
Semiconducteur
1
Aluminium (Al)
2
10
4
10
6
10
Conducteur
conductivité σ en Ω-1·m-1
= (résistivité)-1
1
ES102
3
CRISTAL DE SILICIUM
• Réseau tétraédrique, où chaque atome met en commun les 4 électrons
de sa couche externe avec 4 voisins
• génération thermique d’électrons libres et de trous (paires électron-trou),
compensée par des recombinaisons
• si champ électrique E, mouvement des électrons libres ET des trous
électron
libre
mobilité
trous 2 fois
plus lents que
les électrons
vitesse
+4
Si
+4
Si
+4
Si
+4
Si
+4
Si
+4
Si
+4
Si
+4
Si
trou
Si
µn ≈ 2µp
+4
Si
µn
µp
vn=µnE vp=µpE
densité
n
p
courant
ne·vn
pe·vp
mais que valent n et p ? ↵
ES102
4
NIVEAUX D’ENERGIE DANS Si :
STRUCTURE DE BANDES
E
rapprochement des atomes de Si ⇒
différentiation des niveaux d’énergie,
à nombre total constant (ici 2/atome)
électrons
libres
bande de
conduction
premier niveau
inoccupé à T=0
bande interdite Ec
(gap) Eg=1,12eV
Ev
bande de
valence
5·1010
atomes/µm 3
dernier niveau
occupé à T=0
cristal Si = 0,543nm
semiconducteur
atome Si isolé
conducteur
distance
interatomique
isolant
2
ES102
5
DISTRIBUTION DE FERMI-DIRAC
• à T=300K, kT ≈ 25meV d’où Eg=1,12eV≈45kT.
Des électrons peuvent-ils « franchir » 45 kT ?
• La probabilité qu’un niveau d’énergie E soit occupé par un
électron est F(E), où EF , le « niveau de Fermi », est une
constante de normalisation t.q. ∑probabilités = 1 :
F(E) =
1
1 + e(E-EF)/kT
soit ε(E)=e-|E-EF|/kT petit
≈ ε(E) pour E > EF
≈ 1-ε(E) pour E < EF
• Pour E < EF, ε(E) est la probabilité de présence d’un trou
• n et p : densités d’électrons libres et de trous dans Si
→ n ∝ ε(Ec) et p ∝ ε(Ev), donc n·p ∝ e-Eg/kT qui est
indépendant de EF ⇒ en pratique, n·p constant !
ES102
6
Ec
DISTRIBUTION DE
FERMI-DIRAC (2)
E-EF
0.1
T=500K
ε(22,5kT) ≈ 1,7· 10-10
Donc seulement quelques électrons
libres par µm 3 ⇒ Si est plutôt un isolant
Eg
0
T=0K
Puisque np est constant, on va rendre n
différent de p pour augmenter µnn+µpp
et en faire un conducteur à volonté :
→ approche statique : dopage
→ approche dynamique : capacité MOS
-0.1
0
Ev
0.5
1
F(E)
3
ES102
As « donneur
d’électron »
DOPAGE
ou comment modifier
µnn+µpp à n·p constant
« Si dopé n »
« diffusion n »
+4
Si
+4
Si
+4
Si
+4
Si
+5
As
+4
Si
+4
Si
+4
Si
+4
Si
logp
7
dopage n
logp
+4
Si
+4
Si
+4
Si
+4
Si
+4
Si
+4
Si
+4
Si
logn
+4
Si
électron libre
en surnombre
+4
Si
logn
trou en
surnombre
+4
Si
+4
Si
+4
Si
+4
Si
+3
B
+4
Si
+4
Si
+4
Si
+4
Si
logp
dopage p
Si intrinsèque
« Si dopé p »
« diffusion p »
B « accepteur
d’électrons »
logn
ES102
8
CAPACITE MOS
• ou comment piloter dynamiquement µnn+µpp par une tension …
• MOS = Métal-Oxyde-Semiconducteur
Poisson :
2φ/dz2=-ρ/ε
d
• Inversion de population (trous → électrons)
si VGSub > une tension de seuil appelée Vtn
ρ dépend des
(l’indice « t » signifie « threshold »)
•
Version duale sur substrat n (→Vtp)
Grille
(Métal*)
Isolant
(SiO2)
Substrat p
(Semiconducteur)
-
+
G
niveaux d’énergie
décalés de e·φ
VGSub
logn
ρ(z)
charge
vol.
n >> p
n≈p
φ(z)
potentiel
n << p
Sub
z
logp
* du silicium polycristallin a remplacé
depuis 20 ans le métal de la grille
4
ES102
9
TRANSISTOR MOS de type n (nMOS)
VGSub Sub
+
∆
-
Version duale
sur substrat n :
pMOS (de type p)
+ VDS ≥ 0
Source
Drain
contact
métallique
Grille
Substrat
p (Sub)
IDS > 0 si 3
conditions
réunies
IDS
G
S
D
Sub
• Le « canal n » existe : VGSub > Vtn
• La source peut y déverser des électrons : VGS > ≈Vtn
⇒ en pratique, VS = VSub = tension basse
• Le drain les évacue : VDS > 0
ES102
10
TRANSISTOR MOS NUMERIQUE (1)
• ∃! 2 tensions : ‘0’ ↔ GND=0V et ‘1’ ↔ Vdd=1-2V
• Vtn & Vtp ≈ 0,5V ⇒ ±(Vdd-GND) permet de créer un
canal (par inversion de la population initiale de charges mobiles)
1
• Transistor nMOS passant avec
VSub=VS=GND et VG=Vdd
⇔ connexion à la masse
• Transistor pMOS passant avec
VSub=VS=Vdd et VG= GND
⇔ connexion à l’alimentation
D ⇔
0
D
0
0
symbole
pMOS
D ⇔
1
D
1
5
ES102
11
TRANSISTOR MOS NUMERIQUE (2)
• Tensions de substrat implicites désormais
• Transistor MOS = interrupteur, dont commande = grille
– vers masse pour nMOS
– vers alimentation pour pMOS
• Transistor MOS = multiplexeur (Z = haute impédance) :
Dn
Gn
Dn
Dn
Gn
Gn
0
=
=
Z 0
1
Gp
Gp
Dp
=
Gp
Dp
=
1
Z
0
1
Dp
• Caractère inverseur du transistor MOS
ES102
12
INVERSEUR CMOS
• CMOS = « Complementary MOS » : les transistors n et p
servent respectivement à réaliser les 0 et les 1 d’une porte booléenne
• Logique complémentaire : entrées sur grille uniquement caractère auto-régénérant
A
1
Z
0
1
A
A
A
A
A
0
1
1
0
Séparation des 1 et
des 0 de la porte booléenne
A
0
A
A
1
Z 0
Connexion licite car
court-circuit massealimentation impossible
6
ES102
13
TRANSISTOR MOS INTÉGRÉ
Vue de dessus
Coupe transversale
W (width)
L (length)
Cellule RAM statique à 6
transistors en L=0,13µm
L=0,03µm : réalisé par INTEL en
2000, prévu en production pour 2005
ES102
14
INTERRUPTEUR & MULTIPLEXEUR
S
0
1
interrupteur
logique
Z A
porte de
transfert
S
0
1
MUX(S,A,B)
B A
S
S
S
A
S
B
Expansion de Boole
S
A
version BDD
Toute fonction booléenne peut être réalisée
par un montage de transistors MOS
7
ES102
15
DE BDD EN PORTE CMOS (Exemple)
(x+y)z
(x+y)z
(x+y)z
x
0
x’
1
x’
x’
x’
x
y
0
1
y’
x
y’
y’
y
y’
y
0
0
1
z
z’
z’
z’
z’
z
1
Traduction brute
Suppression transistors inutiles
ES102
16
MONTAGES EN SERIE OU EN PARALLELE
nMOS
en série
0 si A·B=1
Z sinon
nMOS en
parallèle
A
A
B
A
0 si A+B=1
Z sinon
B
Licite, même si la source
du transistor commandé
par A n’est pas connectée
directement à la masse
pMOS en
parallèle
A
B
1 si A·B=0
A’+B’=1
Z sinon
B
pMOS
en série
1 si A+B=0
A’·B’=1
Z sinon
8
ES102
17
INTEGRATION VLSI
VLSI = Very Large Scale Integration
Intel 4004 - 1972 - 3kt
MIPS R12000 - 1998 - 10Mt
9