Editorial - Technique et Science Informatiques

Editorial
Cet article des Editions Lavoisier est disponible en acces libre et gratuit sur tsi.revuesonline.com
Les systèmes intégrés sur une puce de silicium, ou System-on-Chip (SoC),
intègrent aujourd’hui une importante variété de blocs et de fonctions. Outre les
équipements informatiques traditionnels et les équipements nomades spécialisés
comme les lecteurs MP3, les lecteurs/enregistreurs DVD, on assiste dans le domaine
des équipements mobiles à une intégration croissante du nombre de fonctions, pour
des applications de plus en plus complexes. Les consoles de jeux, les appareils photo
et caméscopes numériques, les jouets, les téléphones portables et les PDA en sont
les exemples les plus probants.
Par ailleurs, si l’on en juge par les travaux de recherche et développement, les
nouveaux produits et les nouvelles applications, le domaine des réseaux
d’équipements mobiles est en pleine expansion. Sous cette dénomination, outre les
réseaux de téléphonie et d’internet, fleurissent toutes sortes de réseaux tels que des
systèmes pour le relevé des compteurs d’eau, pour la surveillance du trafic
autoroutier, pour la surveillance des bâtiments et biens publics, pour la mesure et
l’observation de phénomènes naturels, pour la traçabilité des biens et
consommables, pour la gestion des équipements domotiques, etc. Tous ces systèmes
ont en commun des architectures logicielle et matérielle complexes qui doivent
respecter des contraintes fortes de dissipation, d’autonomie et d’encombrement.
Pour la partie matérielle, on trouve communément différents processeurs
(microcontrôleurs, microprocesseurs, processeurs de traitement du signal), de la
mémoire, des circuits dédiés (ASIC), parfois de la logique reconfigurable, mais aussi
des parties analogiques, radio fréquence et optoélectroniques ainsi qu’un système de
gestion de l’alimentation. Pour la partie logicielle, les SoCs intègrent des couches
basses qui prennent la forme de pilotes très liés au matériel, un système
d’exploitation dont la complexité est très variable en fonction des applications,
parfois une machine virtuelle, et bien sûr des piles de protocoles pour la
communication et de nombreux logiciels applicatifs.
La maîtrise et la réduction de la consommation des équipements électroniques en
général et de l’informatique embarquée dans les systèmes mobiles en particulier,
sont essentielles. En effet, l’évolution des équipements conduit à augmenter leurs
fonctionnalités et leurs performances pour rendre les produits plus attractifs, sans
pour autant augmenter le coût, ni sacrifier l’autonomie, qui est une caractéristique
commerciale clé des produits mobiles, ni augmenter la dissipation qui peut causer
des problèmes thermiques et de fiabilité et nécessiter des systèmes de
refroidissement onéreux et encombrants. Il faut aussi avoir à l’esprit que l’énergie
consommée globalement par tous les équipements électroniques, nomades ou non,
est considérable (voir les études de l’ADEME), et que la réduction de la
consommation des systèmes électroniques constitue un enjeu majeur.
506
RSTI - TSI – 26/2007. SoC faible consommation
Cet article des Editions Lavoisier est disponible en acces libre et gratuit sur tsi.revuesonline.com
Pour réduire la consommation des SoCs, il est maintenant bien admis par les
chercheurs et développeurs que leur conception doit être abordée de façon globale,
en incluant tous les éléments matériels et logiciels du système y compris la source
d’alimentation (batterie, télé-alimentation, etc.). Pour atteindre cet objectif, nous
estimons fondamental de travailler à l’élaboration, à la formalisation et à la
validation de modèles de consommation d’énergie et de métriques qui s’appliquent à
l’ensemble des niveaux d’abstraction d’un système intégré et qui puissent être
facilement portés, réutilisés et interopérables. Ces modèles doivent dans un premier
temps permettre aux concepteurs/chercheurs de mieux comprendre les phénomènes
liés à la consommation d’énergie, y compris ceux qui sont en dehors de leur champ
d’expertise scientifique, et doivent permettre ensuite d’élaborer des méthodes
d’optimisation qui prennent en compte des paramètres caractéristiques de plusieurs
niveaux d’abstraction.
Si on considère les différents niveaux d’abstraction pour modéliser et concevoir
un système intégré – technologique, logique, architectural, algorithmique et système
– il apparaît important de créer des liens formels entre ces niveaux pour espérer
traiter la réduction de la consommation dans sa globalité. En effet, la compilation
faible consommation requiert des modèles de consommation des instructions de la
machine cible ; l’élaboration de stratégie de contrôle statique ou dynamique de la
tension d’alimentation et d’ordonnancement des tâches doit utiliser des modèles de
consommation de la machine cible et des organes de contrôle/régulation de la
tension ; la conception d’architectures mémoires, d’architectures multiprocesseurs,
de systèmes de communication sur puce faible consommation utilise nécessairement
des modèles de consommation des blocs logiques ; la conception d’un bloc logique
faible consommation requiert des connaissances sur la dissipation d’énergie statique
et dynamique des différentes classes de circuits logiques et des dispositifs
élémentaires ; enfin, la modélisation des batteries est essentielle pour adapter le
profil de consommation du système intégré aux aptitudes de la batterie et savoir
garantir une qualité de service sur une durée donnée.
Pour contribuer à cette thématique très pluridisciplinaire de la réduction
d’énergie dans les SoCs, il nous semble important que la communauté scientifique
élabore des connaissances formelles structurantes dans les domaines-clés de la
modélisation de la consommation d’énergie, d’une part, et des stratégies de
réduction de la consommation, d’autre part. Ces connaissances doivent aborder tous
les domaines scientifiques impliqués dans la conception d’un SoC, les sources
d’alimentation, la technologie, l’architecture matérielle, l’architecture logicielle, les
réseaux, la programmation et les applications.
La communauté scientifique française qui travaille sur cette thématique s’est
organisée et est actuellement réunie dans un groupe de travail du GDR SoC-SiP
intitulé « Consommation et énergie dans les SoC-SiP ». Le travail du groupe est
organisé suivant 4 axes majeurs :
Editorial
507
– Axe 1 : stockage et génération d’énergie
Technologies des batteries et évolution, modélisation des cycles de charge, de
décharge et de vie des batteries, dimensionnement, conversion DC/DC et AC/DC.
– Axe 2 : architecture logicielle et matérielle faible consommation
Logiciel applicatif, logiciel système, gestion dynamique de tension/fréquence,
architectures spécialisées, architectures de processeur et multiprocesseur,
architecture reconfigurable, logique synchrone et asynchrone, technologies,
fonctions analogiques et radiofréquence.
– Axe 3 : modélisation de la consommation
Caractérisation et métriques de consommation, modèles d’estimation de la
consommation aux différents niveaux d’abstraction (puissance, énergie statique et
dynamique…) et détermination des paramètres significatifs.
Cet article des Editions Lavoisier est disponible en acces libre et gratuit sur tsi.revuesonline.com
– Axe 4 : optimisations et outils pour la faible consommation
Méthodes basées sur des modèles pour l’estimation et l’optimisation de la
consommation, outils et flots de conception pour la faible consommation, validation
des outils et des méthodes.
Il est évidemment illusoire de couvrir tous ces aspects dans un seul numéro ou même
un seul ouvrage. L’objectif de Méthodes et outils pour la conception de SoC faible
consommation est de sensibiliser le lecteur aux multiples facettes de cette thématique et
de montrer que la réduction de la consommation requiert des connaissances et
compétences issues de multiples disciplines scientifiques de l’informatique et de
l’électronique. Un numéro complémentaire à celui-ci paraîtra en 2008.
Les communications illustrent la diversité des approches possibles pour traiter la
réduction de la consommation dynamique : par domaine d’application ou classe de
fonction (opérateurs arithmétiques), par niveau d’abstraction des circuits (estimation
du couple énergie/délai des circuits logiques sans horloge) ou par catégorie
d’architecture (structures mémoires multibancs faible consommation pour les
systèmes multitâches et architectures reconfigurables faible consommation).
Le premier article par J. Laurent, E. Senn et N. Julien, présente un panorama
général des méthodes et outils d’estimation de la consommation de code embarqué
sur processeur. Il aborde la modélisation de la consommation d’énergie à tous les
niveaux de la conception (transistor, porte logique, micro-architecture, instruction,
architecture, système). Le lecteur trouvera ici une synthèse des méthodes appliquées
à tous les niveaux d’abstraction d’un système intégré, et une introduction aux
modèles de consommation sous-jacents.
Les circuits sans horloge apparaissent très prometteurs pour réduire la
consommation dynamique d’énergie. L’article écrit par J. Fragoso, G. Sicard et
M. Renaudin propose d’exploiter les propriétés des circuits insensibles aux délais,
en particulier l’absence de transition parasite ou « glitch », pour proposer un modèle
unifié de consommation d’énergie et de temps de calcul. A l’aide de ce modèle, les
508
RSTI - TSI – 26/2007. SoC faible consommation
différents styles de logiques asynchrones insensibles aux délais peuvent être
objectivement comparés. De même, différentes micro-architectures pour une
fonction donnée peuvent être comparées en énergie et délai.
L’article de H. Ben Fradj, C. Belleudy, M. Auguin et S. Icart s’intéresse à
l’optimisation de la consommation d’un processeur et de sa mémoire pour un
système multitâche utilisant la technique DVFS (Dynamic Voltage and Frequency
Scaling). Il est montré que cette technique peut en réalité augmenter la
consommation d’un système au lieu de la diminuer. Les auteurs proposent un
partitionnement de la mémoire en plusieurs bancs et une politique d’allocation des
tâches de façon à réduire le nombre de bancs mémoire actifs et placer le plus grand
nombre de bancs mémoire dans des modes d’économie d’énergie.
Cet article des Editions Lavoisier est disponible en acces libre et gratuit sur tsi.revuesonline.com
Dans le dernier article, R. David et S. Pillement présentent les différentes classes
de circuits reconfigurables et les opportunités offertes pour réduire leur
consommation. Les sources de dissipation d’une architecture reconfigurable,
contrôle, mémorisation, opérateur de calcul, réseau d’interconnexion, sont passées
en revue.
La première chronique est consacrée à la consommation statique des circuits
intégrés. En effet, la consommation statique due aux courants de fuite est une
préoccupation importante des concepteurs et technologues, car sa proportion a
augmenté ces dernières années pour atteindre couramment de l’ordre de 20 à 30 %
de la consommation totale d’un circuit intégré (voire davantage pour les circuits
rapides). Ch. Piguet propose une synthèse sur la consommation statique des circuits
logiques en technologies avancées et les méthodes de réduction proposées. Cette
synthèse présente des techniques de réduction applicables aux niveaux circuit,
logique et architecture, et montre que le problème des fuites ne peut être résolu sans
agir sur le « process » de fabrication (en particulier en ce qui concerne les courants
statiques de grille).
La chronique d’A. Tisserand aborde la conception d’opérateurs arithmétiques à
faible consommation d’énergie. L’impact des principales représentations des
nombres sur la consommation dynamique est discuté avec pour métrique le nombre
de transitions logiques. Il apparaît que le problème de l’optimisation en
consommation des opérateurs arithmétiques nécessite de prendre conjointement en
compte la représentation des nombres, leur précision, les algorithmes de calcul et les
performances en vitesse.
Nous espérons que cet échantillon d’articles permettra aux lecteurs
d’appréhender toute la complexité de la problématique de réduction de la
consommation dans les SoCs, et qu’il contribuera au développement de cette
thématique de recherche stratégique.
Marc Renaudin, INPG - TIMA, Grenoble
Nathalie Julien, LESTER, Lorient