Une réponse possible.
publicité
Une réponse possible. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 1 1- Abstraction spécifique que le matériel fournit au logiciel de bas niveau. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 2 2- Partie active de l’ordinateur, qui suit à la lettre les instructions des programmes additionne les nombres, teste les nombres, etc.. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 3 3- Un autre nom pour le processeur. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 4 4- Approche de la conception matérielle et logiciel ; le système est constitué de couches hiérarchiques, où chaque couche inférieure dissimule des détails au niveau immédiatement supérieur. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 5 5- Nombre en base 2 a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 6 6- Chiffre binaire. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 7 7- Ensemble de mises en oeuvre d’une même architecture de jeu d’instructions ; ces mises en oeuvre sont disponibles simultanément et varient en prix et en performances. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 8 8- Composante du processeur qui effectue les opérations arithmétiques. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 9 9- Composante du processeur qui indique quoi faire au chemin des données, à la mémoire, et aux dispositifs d’E/S, en fonction des instructions du programme. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 10 10- Le matériel qui obéit à l’abstraction qu’est l’architecture de jeu d’instructions. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 11 11- Machines à hautes performances, qui coûtent plus d’un million de dollars. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 12 12- Commande simple donnée à un ordinateur. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 13 13- Circuit intégré couramment utilisé pour construire la mémoire principale. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 14 14- Intégre des douzaines à des centaines de transistors sur une même puce. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 15 15- Intègre des centaines de milliers à des millions de transistors sur une même puce. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 16 16- Emplacement des programmes lorsqu’ils s’exécutent, contient également des données. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 17 17- Défaut microscopique d’une tranche. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 18 18- Surnom donné à un circuit intégré. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 19 19- Interrupteur marche/arrêt contrôlé électriquement. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 20 20- Pourcentage de puces correctes par rapport au nombre total de puces d’une tranches. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 21 21- Programme qui gère les ressources d’un ordinateur au bénéfice des programmes qui s’exécutent sur la machine. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 22 22- Programme qui traduit une version symbolique d’une instruction en une version binaire. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 23 23- Programme qui traduit une notation en langage de plus haut niveau en langage assembleur. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 24 24- Composant rectangulaire issu du découpage en dés d’une tranche. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 25 25- Petite mémoire rapide qui se comporte comme un tampon pour la mémoire principale. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 26 26- Substance ne conduisant pas bien l’électricité. a b c d e f g h abstraction assembleur nombre binaire bit cache UC puce compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 27
