BUS - Emilie Cravero

Un programme
Algorithme permettant au processeur de s'alimenter:
I := 0;
Répéter
Chercher l'instruction qui est située à l'adresse I
Décoder cette instruction
Exécuter cette instruction
I := I + 1;
Jusqu'à la fin du programme
Ces trois phases portent des noms particuliers:
FETCH toujours réalisées
DECODE de la même manière
EXECUTE dépendante de l'instruction

Les éléments du processeur
PC
Mémoire
MAR
MBR
D0
UAL
IR
CODE OPERANDES
Unité de contrôle
+1
Z || N || C || V
Phase FETCH
Phase EXECUTE (La phase execute utilise
aussi certains chemins communs à fetch)

Les éléments du processeur
•Des registres : une cellule de stockage d'information
PC (Program Counter) : indique l'adresse de la prochaine instruction à traiter
IR (Instruction Register) : stocke l'instruction à traiter
MAR (Memory Adress Register) : stocke l'adresse du prochain accès en mémoire
MBR (Memory Buffer Register) : stocke la dernière valeur lue ou la dernière valeur à
écrire
D0 (Data Zéro, appelé aussi accumulateur) : stocke une donnée
•Une UAL (Unité Arithmétique et Logique)
effectue les calculs de base : +, ET, OU, NON
•Une unité de contrôle
organise la circulation des infos à l'intérieur du microprocesseur.
PC -> MAR
*MAR -> MBR
MBR -> val + 0
UAL -> IR
PC + 1 -> PC
Phase FETCH :

La mémoire
Soit une mémoire d'une capacité Cdonnée en octets ou ko.
Plusieurs manières de l'organiser;
piqûre de rappel :
avec N: taille du bus d'adresse
M: taille du bus de données (en bits)
8 : coefficient entre bits et octets
8
.2 M
CN

Pyramide de la mémoire
registres
économique rapide
RAM
Disques durs
CD / DVD
Bande magnétique (DAT,DLT)
Systèmes complets d'archivage (robots)
512 Mo
80 Go
10 Go
300 Go
100 To
qqs octets
volatile
Persistante
CACHE
512 ko