compatible lateral bipolar transistors in cmos technology

COMPATIBLE LATERAL BIPOLAR TRANSISTORS
IN CMOS TECHNOLOGY
:
MODEL AND APPLICATIONS
THESE No 81 7 (1 989)
PRESENTEE AU DEPARTEMEM D'ELECTRICITE
ECOLE POLYTECHNIQUE FEDERALE DE LAUSANNE
POUR L'OBTENTION DU GRADE DE DOCTEUR ES SCIENCES TECHNIWES
PAR
XAVIER ARREGUIT
lnghnieur hlectricien diplM6 EPFL
de nationalite espagnole
aCCePt& sur proposition du jury :
Prof. E.A. Viiîoz. rapporteur
Prof.
M. Declerco. corappwteur
B. Gilbert. corapporteur
Lausanne. EPFL
1989

RESUME
Tirant partie de ces principales caractéristiques, comme par exemple la
possibilité de combiner sur
un même circuit intégré des parties numériques et
analogiques
à très faible consommation et d'utiliser des structures de très
faibles dimensions,
la technologie CMOS a pris de nos jours une part
dominante du marché des circuits intégrés. Bien qu'il soit possible
d'implémenter la plupart des circuits analogiques en technologie CMOS,
certains d'entre eux tirent avantage des performances des transistors
bipolaires. Par exemple, les circuits translinéaires qui sont basés sur les
propriétés de la caractCristique exponentielle du transistor, permettent de
réaliser des transformations non-linéaires de grandeurs analogiques
(multiplicateur, élévation
à une puissance variable, etc.). Un transistor MOS en
faible inversion peut être envisagé pour la réalisation de tels circuits.
Toutefois, en technologie CMOS, il est plus avantageux de tirer parti des
possibilités nouvelles offertes par le transistor bipolaire latéral compatible
(TBLC) et le transistor bipolaire au substrat (tensions de décalage des paires
différentielles environ 10 fois plus faible, meilleur rapport
transconductance/capacité à courant donnt, bruit I/f nettement plus faible).
Suite
à une approche théorique, la relation entre le courant de collecteur et la
tension griiie-base du TBLC a été mise en évidence et a permis d'aboutir
a un
modèle analytique simple et précis. Cet effet résiduel de la grille sur les
caractéristiques électriques du TBLC peut être éliminé
à l'aide de tensions
grille-base beaucoup plus négatives que le potentiel de Flat-Band. Pour éviter
le besoin dans ce cas d'une source de tension supplémentaire plus négative que
celle disponible sur le circuit, une méthode basée sur le principe d'injection de
charges sur une grille flottante a été présentée.
L'application de ce modéle aux circuits a démontré la possibilité d'utiliser
l'effet résiduel de la grille du TBLC pour apparier les transistors sur au moins
3 décades de courant. Cette technique combinée avec le développement de
structures cascodes appropriées, permet l'amélioration des performances des
circuits analogiques. Elle a été appliquée avec succès pour compenser la

v i RESUME
tension de décalage des étages d'entrée d'amplificateurs différentiels et les
erreurs dues
à un mauvais appariement de transistors dans les circuits
translinéaires. Limitée par une sensibilité résiduelle de l'effet de grille
à la
température, cette compensation permet une précision d'environ
0.1% à 0.3%
sur une gamme de température de 100°K, ce qui correspond tout de même à
un facteur 5 à 10 gagné sur la précision de circuits analogiques utilisant le
TBLC en technologie CMOS.

CONTENTS
CONTENTS
1 . INTRODUCTION ...................................................................... 1
................................................................................
Re ferences 3
........
2 . BIPOLAR TRANSISTORS IN CMOS TECHNOLOGIES
5
.......................................................................
2.1. Introduction 5
2.2. Bipolar and CMOS technologies ........................................... 5
...........
2.3. CMOS compatible vertical bipolar msistor (CVBT)
10
.............
2.4. CMOS compatible lateral bipolar transistor (CLBT) 11
.............................. 2.4.1. The MOST in the bipolar mode 11
2.4.2. CLBT layout ......................................................... 14
..............................................................................
References 17
3 . CLBT THEORY ....................................................................... 19
.....................................................................
3.1. Introduction 19
3.2.
Terminal current denvation ............................................... 20
3.2.1 .Tw o.diensional idealized stmctucture and hypothesis 20
3.2.2. Residual gate effect in accumulation .......................... 22
....................................................
3.2.3. Collector Current 26
3.2.4. Components of the base current ................................ 31
3.3.
Cumnt gains ................................................................... 36
......................................................................
3.4. Early effect 40
3.5.
Effects at high eminer current ........................................... 43
3.6. Effects of the temperature ................................................ 44
.............................................................................
References -46

4 . CLBT MODEL ......................................................................... 49
4.1.
introduction ......................... : ........................................... 49
...........................................................
4.2. Large-signal mode1 50
.........................................
4.2.1. Basic Ebers-MOU mode1 50
.........
4.2.2. Second-order effects and charge effects mode1
56
4.2.3.
Computer simulation ............................................. 59
...........................................................
4.3. Smail-Signal mode1 63
...............
4.3.1. CLBT and residual gate transconductances
63
................................
4.3.2. Input and output conductances
66
........................................................
4.3.3. Capacitances -67
4.3.4. Frequency response ............................................... 68
........................................................
4.3.5. Noise sources 69
............................................
4.4. Scaling and new technologies
-71
..............................................................................
References 75
5 . PERFORMANCE ENHANCEMENT OF THE CLBT ............ 77
5.1.
Introduction ..................................................................... 77
................................................................
5.2. Cascode circuits 79
5.3.
Gate bias compensation ...................................................... 84
5.4.
CLBT gate bias ................................................................. 86
5.5.
CLBT's mismatch compensation ......................................... 87
5.5.1. Current sources and mirrors .................................. 88
5.5.2. Diffenntial pairs ................................................... 91
..............................................................................
References 93