DOSSIER 0 évolution de la microélectronique : aux frontières

DOSSIER
Mots-clés :
Microé ! ectroni-
0
évolution
aux
de la microélectronique
frontières
du
améliorer
possible
encore
performances
:
et
des
pour
toujours
circuits
que, Circuits
intégrés,
Evolution,
Fabrication,
Potentialités.
les
intégrés
par Joël HARTMANN, CEA Let ;
Depuis plusieurs dizaines d'années,
l'industrie
du semiconducteur
poursuit
une course
folle repoussant
loin les limites technologiques.
cette évolution
unique
des techniques
et traçons
toujours
Les dimensionsdes circuits intégrés répondent
plus
Retour
sur
depuisles années60 à une double évolution: à
chaque génération,la taille des motifsimprimés
est réduite de 30% et la complexité des circuits
s'accroît,doublant lasurfacedespuces.
dans le domaine
quelques
perspectives.
INTRODUCTION
Elle s'appelle la loi de Moore et bat implacablement le
tempo du monde de la microélectronique.Ce rythme imposé à l'innovation
technologique ne souffre pas
d'exception : tous les deux ans ou trois ans, le nombre de
transistors intégrés sur les puces doit être multiplié par
quatre. La prédiction formulée dans les années 60 par
Gordon Moore, co-fondateur de la sociétéaméricaineIntel,
s'appuie sur une double évolution : à chaquegénération, la
taille des motifs imprimés sur les circuits est réduite de
30% et dans le même temps, la complexité des circuits
s'accroît, doublant la surfacedes puces.
La justesse de la prévision lui a donné avec le temps
force de loi, elle est maintenantutilisée de manière prédictive (figurel).
En 1971, le premier microprocesseur comptait 2 300
transistors. Pour 4 bits, il occupait une surface de 0,2 CM2.
La finesse du trait de gravure était d'environ 4 à 5 microns.
En 1994, chaque microprocesseur comportait plus de 3
millions de transistors. Ses 32 bits occupaient près de 2
CM2.Le trait ne faisait plus alors que 0,35 flm soit plus de
dix fois moins que ceux du premier microprocesseur
d'Intel. En microélectronique, les objectifs sont donc assignés à l'avance. A charge pour la rechercheet l'industrie
de trouver les chemins technologiques qui les conduiront
en temps et en heure aux dimensions prévuespar la loi. La
Compte tenu des évolutions technologiques, les
centresde fabricationet les techniquesmisesen
oeuvre (en particulier laconceptionet le test)ont
considérablement évolué.Aujourd'hui, pour se
doter d'une salle blanche pour technologie
0, 18 pm sur tranchesde siliciumde 200 mm, il
faut investir2 milliardsde dollars.
Leséquipements
intégrantdes circuitsintégrésverront encoreleursdimensionsréduites: les experts
estimentles limitesphysiquesdes transistorsen
deçà desquelles
ils ne pourrontplusfonctionnerà
environ0,02 um.
Sincethe 1960s, integratedcircuitdimensions
have
been subjectto two conflictingtrends.With each
generation,
thefeaturesizeshrinksby 30% while the
increasedcomplexityof the chipsresultsin a doublingof thesurfacearea.
ln responseto thesetechnological advances, the
manufacturing facilitiesand techniquesusedhave
neededto adapt rapidly, particularly
in the areas of
designand testing.At todays prices,a new cleanroom for manufacturing 0.18 um devices on
200 mm siliconwafers costsin the regionof two
thousand
million dollars.
The equipmentin which the integratedcircuitsare
usedhasalsoreducedin size, but the limitmay not
be far off. Experts
believethattransistors
willceaseto
function
if shrunkbeyond0.02 um.
figure 2 donne une illustration en microscopie électronique
REE
114.
9
Octobre
1999
PHYSIQUE
10
ET TECHNOLOGIE EN MICROÉLECTRONIQUE
. Evolution de la taille des
TAILLEDES
MOTIFS
(EN MICRON)
motifs au cours des années.
Production
de
devoum
1volume
e
II)
éveloppeme
Développement
pement
LIMITELITHOGRAPHIE
LIMRFE
L
OPTIQUE
0
Recherche
Reherche
- ----i-----i------t-----------------80
85
90
95
0 () 05 10
à balayage de la réduction de la taille d'un transistor MOS
vu en coupe. Sur ce marché mondial des semi-conducteurs,
en constante expansion en moyenne depuis plus de trente
ans, (14 milliards de dollars en 1982, 148 milliards de dollars en 1998), il est vital d'être parmi les premiers, sinon le
premier, à " sortir " une nouvelle génération technologique
pour vendre les produits avant qu'inexorablement
leurs
prix s'écroulent lorsque l'ensemble de la profession sera
présent sur ce nouveau créneau. Cette phase d'introduction
est en effet vitale pour permettre d'amortir les coûts de la
recherche et développement, en croissance exponentielle.
Pour tenir compte de l'évolution constante de la taille
des puces de circuits intégrés malgré les progrès de miniaturisation des techniques de lithographie, et aussi parce que
l'industrie du semiconducteur ne doit sa rentabilité qu'à la
fabrication collective de puces sur les plaquettes de silicium, les industriels sont amenés régulièrement à augmenter le diamètre des tranches de silicium pour maintenir,
voire dans certains cas augmenter, le nombre de puces par
R&D
1984
ANNEES
plaques. C'est ainsi qu'au début des années 70 les fabricants de semiconducteurs travaillaient sur des plaques de 1
pouce de diamètre (2,54 cm). Aujourd'hui,
le nouveau
standard est de 200 mm et le 300 mm est annoncé pour le
début des années 2000.
Pour faire face à la croissance exponentielle des coûts et
mieux planifier les dates d'introduction
des nouvelles
générations technologiques, en 1994, et pour la première
fois, les différentes société américaines du semiconducteurs se sont regroupées dans la SIA " Semiconductor
Industry Association ". Le but était de mettre ensemble à
jour les prévisions de la loi de Moore pour les dix années à
venir. La SIA roadmap était née. Elle fut rapidement utilisée comme une référence internationale
par toutes les
sociétés du semiconducteur. Depuis 1998, la SIA Roadmap
s'est internationalisée, elle est maintenant rebaptisée ITRS
" International Technology Roadmap for Semiconductors ".
Elle est remise à jour annuellement par un ensemble d'experts internationaux et couvre une période de 15 ans.
R&D
1998
i
l'r,111sistor I Mill
P.2,1 aie
5274 x 1 3 ék''à > à>t*P'm
'rraiisîstor 0. 1 fini
2. Evolution de la réduction de la dimension des transistors.
REE
W9
Octobre
1999
Aux frontières
du possible
pour améliorer
encore
et toujours
les performances
des circuits
intégrés
...,.,
_
H
i
f
IIk
Ey e
.
i
. r.'
J"
:
1&
L_ i'
tri
J'
,7, ". " v ffle,
ci, (,
l7
Cn h'Îi I n
r ra n
0 -,l'C17 !3: iL , -, rn
Y___J
__.,
i F:'
_
xs-
rr.
r :''
3, 4. Exemples de circuits intégrés avec leurs connexions, vus de dessus en microscopie optique.
L'industrie
du semiconducteur
se prépare à présent à
aborder l'ère de la fabrication de circuits logiques intégrant
plus de 100 millions de transistors par puce avec des
dimensions critiques de l'ordre de 0,13 um. Ces dimen-
chaque puce : de quelques secondes à quelques minutes.
Avec l'augmentation de la complexité des circuits intégrés,
les programmes de test sont de plus en plus complexes à
la lumière visible. Les mémoires, dynamiques ou non vola-
développer pour permettre de couvrir à 100% toutes les
fonctionnalités, et donc le temps de test devient prohibitif.
Pour contourner ce problème, les concepteurs introduisent
tiles, intègrent déjà plus d'un milliard de transistors, mais
dans des structures très répétitives. Le pari technique pour
maintenant dans leurs circuits de plus en plus de fonctions
d'auto-test.
sions sont maintenant inférieures à la longueur d'onde de
les circuits logiques tels que les microprocesseurs, les processeurs de signaux et autres circuits multimédias
maîtriser
non seulement les techniques
est de
de lithographie
nécessaires à la réalisation des motifs sur la plaquette de
silicium, mais aussi de développer les techniques d'interconnexions multi-niveaux indispensables pour permettre la
connexion entre tous les transistors du circuit (figures 3 et
4). Pour cela, en amont de la fabrication du circuit intégré,
le concepteur doit disposer d'outils de conception assistée
L'ÉVOLUTION DES TECHNIQUES
DE FABRICATION
Au fil du temps, l'augmentation
constante de la densité
d'intégration
a entraîné une course au gigantisme des
usines de fabrication de circuits intégrés. Compte tenu de
la miniaturisation des composants, il est tout d'abord indis-
par ordinateur de plus en plus perfectionnés permettant
d'automatiser
le plus possible
le routage de ces
pensable de réaliser les opérations technologiques dans des
salles blanches où l'air est filtré pour piéger les particules.
De plus l'air circulant dans la salle blanche forme un flux
connexions, ainsi que le placement des blocs logiques à
l'intérieur de la puce. Enfin, et non des moindres, se pose
laminaire du haut vers le bas pour éviter toute turbulence
et donc tout risque de re-déposition de particules sur la sur-
le problème du test de ces circuits géants. En effet, l'indus-
face des plaquettes de silicium. La propreté d'une salle
blanche se définit par sa classe et par la taille minimum des
trie du semi-conducteur
est basée sur le principe
de la
fabrication collective des puces sur les plaquettes de silicium. Pour tenir compte du fait que, malgré la haute technicité des salles blanches de microélectronique,
il existe
toujours une certaine quantité de défauts sur la plaquette de
silicium, le rendement de fabrication
n'est jamais de
100 %. Après découpe des plaquettes de silicium et montage en boîtier des puces individuelles, tous les fabricants de
circuits intégrés procèdent alors au test systématique de
toutes les puces montées selon des protocoles de test très
sophistiqués destinés à vérifier le bon fonctionnement de
tous les composants du circuit. En effet, un seul transistor
défaillant
dans un circuit de 100 millions
entraînera inévitablement
cuit. L'opération
de transistors
le dysfonctionnement
de ce cir-
de test est donc indispensable, mais très
coûteuse car elle nécessite des équipements électroniques
ayant des performances supérieures aux puces qu'ils ont à
tester et les temps de test sont relativement longs pour
particules qu'elle est capable de filtrer. Une classe 100
(standard des années 80) est une salle où l'on mesure
moins de 100 particules par pied cube (environ 30 litres).
A cette époque la taille maximum des particules était de
0,5 Mm. Le meilleur standard actuel de salle blanche, pour
les technologies 0,25 flm en phase de mise en production
dans le monde est une classe 0,1 et la taille des particules
est inférieure à 0, 1 p m. Autrement dit, dans une telle salle,
on mesure moins de 1 particule de 0,1 pm dans un volume
de 300 litres d'air (figure 5).
L'air des salles blanches se déplace à environ 0,5 m/s.
L'ensemble de l'air d'une salle blanche est donc renouvelé
de 500 à 600 fois par heure. De plus, la salle blanche est
contrôlée en température (typiquement 20'C± 0,1').
Les
équipements de lithographie sont en particulier très sensibles à la moindre variation de température qui peut avoir
un impact sur la dilatation des optiques et donc sur le
REE
N'9
Octobre
1999
PHYSIQUE
ET TECHNOLOGIE
EN MICROÉLECTRONIQUE
contrôle de la taille des motifs réalisés à la surface des plaquettes de silicium. Enfin, le degré hygrométrique de la
salle blanche est contrôlé à environ 45 % ±l %. Les procédés chimiques réalisés sur les plaquettes sont en effet très
sensibles aux variations hygrométriques de la salle.
,
.
.,
..
:)
Une salle blanche n'est pas seulement une salle propre
où l'air est soigneusement filtré. Elle doit disposer également d'approvisionnement d'eau désionisée de haute pureté pour le nettoyage des plaquettes de silicium, d'une station de traitement des rejets des produits de réaction chimiques réalisés en salle blanche, de systèmes d'extraction
d'air pour évacuer les calories dégagées par les machines
en salle blanche ainsi que les vapeurs chimiques des produits de réaction, etc. (figure 6).
Au début des années 80, pour construire
une salle
blanche pour les technologies 2 um sur tranches de silicium de 100 mm, il fallait compter un investissement d'environ 200 millions de dollars. Aujourd'hui, pour construire
une salle blanche pour technologie 0, 18 p m sur tranches de
silicium de 200 mm, il faut compter un investissement de 2
_
z..x.
,.
_
=,.
6. Arrivées des divers fluides nécessaires au bon
fonctionnement d'une salle blanche.
réaliser sur les plaquettes de silicium, les dessins des transistors, ont donné lieu à d'énormes efforts de R&D. Au
début de l'ère des microprocesseurs, les motifs étaient
reproduits sur la plaquette de silicium à l'échelle 1 à partir
d'un masque de verre recouvert de motifs en chrome, qui
était aligné par rapport à la plaquette : c'était la technique
de projection.
La plaquette était insolée à travers ce
milliards de dollars.
l'ÉVOLUTION
'
DES TECHNOLOGIES
La miniaturisation régulière des composants semiconducteurs CMOS est la règle de base de cette industrie. Pour
y parvenir, les techniques de lithographie, nécessaires pour
i iiii,
t
"'
"
i
IdI,nfï
l' II us
u,,/$. ITe.'F.w
4ruP,
,
"f,Yl I Î
;:IÛ0,19OII
PIilupiïÎ'lii,iiiiiif
IPI9lû
lïliïiii
li'il iVcvrq`Pi9ili'luun
NI
v "'
- -.
masque par une lumière filtrée à 436 nm (raie G d'une
lampe à vapeur de mercure). Elle a permis de travailler jusqu'à des dimensions minimum de 1,5 à 2 flm et est encore
beaucoup utilisée dans les usines de fabrication de composants de faible complexité et à bas coût. Au début des
années 80, pour réduire le problème des déformations de
plaques lorsque l'on a atteint un diamètre de 100 mm, la
technologie de la photorépétition directe sur tranche est
apparue. Le principe consiste alors à réaliser un masque à
une échelle 5 à 10 fois plus grande que celle de la puce à
imprimer. Ce masque, à l'inverse de la technique de projection, ne comporte qu'une seule puce. Une optique
réductrice ainsi qu'un système interférométrique d'alignement permet d'insoler une puce à la fois. La table où se
trouve la plaquette de silicium se déplace ensuite en X puis
en Y pour insoler successivement les puces suivantes jus-
y
a
qu'à recouvrir l'ensemble de la surface du silicium. Les
premiers photorépéteurs ont ainsi été introduits au début
des années 80, pour réaliser les circuits de géométries
2 um sur tranches de 100 mm. Ces machines utilisaient
-_
toujours la raie G du mercure à 436 nm. La technologie a
.,,E
i,
'
:
`
,,c,
6 : è£
_c y,_
",.,
eifr.
s
'R.,., "
fl
$Vy..
3ïé,v
Jd;.^
a dt âCF
s..
*. s.
yy''1'.
`
; t
" dA
i-'VX5 R4. 5
".
:kS3
x%
!.,...
g .2
a.3&Euro;.ES
"ESYxtt
t4:
-â'12
`.,ü5.4=
_.,,$.âll .,'t.vq,3
· L., : m "2"'-.,
Vue d'une salle blanche.
REE
N'9
Octobre
1999
,
;
-,to,
-RC4G ·
`i'i,.
· _tr''.
°'sT.
*.,'
t
h.°.4..'
;
progressé au fil des années, grâce à l'amélioration de l'ouverture numérique, et l'on a pu avec ces équipements améliorer la résolution jusqu'à 0,8 pm. A partir du 0,5 pm, la
longueur d'onde était trop élevée pour obtenir cette résolution avec une profondeur de champ suffisante. On a alors
utilisé la raie I, à 365 nm, du mercure. Cette technologie a
permis de couvrir les générations 0,5 flm et 0,35 pm. A
nouveau, à partir du 0,25pm, il a fallu réduire la longueur
d'onde. Pour la première fois, on a abandonné l'illumination par lampe au profit du laser en UV profonds. C'est
d'abord la longueur d'onde 248 nm du laser excimère KrF
Aux
frontières
i
du possible
$."
v
t.,.\ ..........
N
s
pour améliorer
encore
et toujours
les performances
des circuits
intégrés
a i I I'I YiYr;
I ji, kl»adxzG ,
IYfl (,9si
iVi'
?é
,
Yi k
I, nci p
,=VIII
: f II
.
7. Microscope électronique à balayage de contrôle
dimensionnel pour géométrie 0,25 jum et 0, 18 pm.
i4i
l
qui a été choisie. Cette technologie est actuellement en
phase de montée en volume de production pour les générations 0,25 flm et 0,18 flm (figures 7 et 8). A partir du
0,13 pm, technologie actuellement en cours de développement chez tous les industriels majeurs des circuits intégrés,
il faudra passer à la longueur d'onde 193 nm (laser excimère ArF) dont les premières machines prototypes viennent d'être livrées au début de l'année 1999. Au-delà, une
nouvelle longueur d'onde de laser commence à poindre :
le 157 nm. Mais tous les experts en lithographie s'accordent maintenant à dire, que la lithographie optique a atteint
ses limites pour répondre aux besoins incessants de la
miniaturisation
des composants. En dessous du O,lflm
qu'il est prévu d'atteindre en production au milieu des
années 2000, il faudra passer à une nouvelle technologie
de lithographie. Plusieurs solutions, analysées régulièrement à la loupe par un groupe d'experts internationaux
baptisé NGL (Next Generation Lithography), sont actuellement en cours de développement : l'insolation par UV
très profonds (13 nm), le masquage par projection électronique, la projection ionique, ou encore les rayons X.
Il est difficile de prédire aujourd'hui celle qui sera retenue par les industriels, mais le choix ne comportera pas
que des paramètres techniques. La solution choisie devra
aussi être économiquement viable, et surtout permettre
cette fois de couvrir plusieurs générations technologiques.
La technologie des UV très profonds est celle sur laquelle
le plus d'efforts sont déployés actuellement dans plusieurs
'.
8. Wafer pour générations 0, 25 et 0, 18 jum.
mance en courant de saturation des transistors, n'a cessé
de maigrir au fil des générations technologiques. Les premiers transistors MOS réalisés à la fin des années 60 disposaient d'un oxyde de grille d'environ 1 flm d'épaisseur.
Les technologies CMOS les plus évoluées actuellement
(0,25pm) sont réalisées avec un oxyde de grille de 25 angstrom ou 2,5 nm. Les jonctions source et drain réalisées
par dopage dans le substrat de silicium sont de plus en plus
fines (quelques dizaines de nanomètres actuellement).
Pour tenir compte de l'augmentation de la résistivité de
ces jonctions, elles sont maintenant surmontées (et ce
pays et qui a donc le plus de chances d'aboutir.
Si la lithographie reste aujourd'hui le passage obligé
depuis une dizaine d'années en production) d'un siliciure,
réalisé par réaction d'une fine couche de métal déposée sur
les jonctions, avec le substrat de silicium. Plus spectaculaire encore, le nombre d'étapes technologiques nécessaires à
la réalisation d'un circuit intégré ne fait qu'augmenter.
Dans les années 70, il ne fallait pas plus d'une cinquantaine d'étapes pour fabriquer les premiers microprocesseurs.
pour la réduction régulière des dimensions des transistors,
elle n'est pas la seule à avoir progressé et évolué sur le
Aujourd'hui, pour réaliser un Pentium III ou une mémoire
DRAM 256 Mbits, il faut compter pas moins de 200 à 250
plan des performances technologiques. En effet, la réduction des dimensions surfacique des circuits intégrés s'ac-
étapes technologiques. Cette évolution s'explique d'une
part par l'augmentation régulière du nombre de niveaux
d'interconnexions nécessaire pour connecter entre eux les
millions de transistors réalisés sur la pastille de silicium (1
compagne également d'une réduction verticale c'est-à-dire
de l'épaisseur de certaines couches déposées à la surface
du semi-conducteur et aussi d'une complexité accrue de la
séquence technologique. Ainsi, l'épaisseur de l'oxyde de
grille des transistors, qui définit au premier ordre la perfor-
dans les années 70, 6 à 7 actuellement) mais aussi par
l'évolution de la complexité de l'architecture des transistors (figure 9) : une dizaine d'étapes d'implantation
REE
IN.9
Octobre
1999
PHYSIQUE
ET TECHNOLOGIE
EN MICROÉLECTRONIQUE
9. Evolution de la complexité
technologique des transistors.
RMtMC<ion des ditneosions horMontatM :
T x; :
()S Wnz
Pm
lt. t2.m
1211M
.......
surrélevé,ç
,
iti1
0,] 2piii
).1ZIT11
t.g :
ioniques assorties de masquages spécifiques sont maintenant nécessaires pour obtenir l'optimisation
des performances des transistors MOS, deux suffisaient au début de
l'ère du CMOS.
Enfin, et non des moindres, cette évolution de la complexité technologique s'est accompagnée d'une augmentation constante du nombre de matériaux utilisés dans l'assemblage d'un procédé de fabrication des circuits intégrés
(figure 10). A l'aube de la microélectronique, on n'utilisait
essentiellement que le silicium, le dioxyde de silicium et
l'aluminium (pour les connexions). Progressivement, pour
tenir compte d'une part de l'augmentation de la densité de
courant dans les connexions ainsi que de la réduction de la
profondeur des jonctions, on est passé à des connexions en
aluminium-silicium
puis en bi-couche barrière Ti-TiN +
AlCu. La génération 0,8 flm a vu l'apparition du remplissage des contacts et des vias en tungstène.
18
16
" a 14
1:
12 - Si
y
None
..
Cu
Cu 10 -p ; z.................................................
As, Ai MO
8 0, N
Depuis le
.
0,35 pm, pour la réalisation de l'isolation
entre niveaux
métalliques, on commence à remplacer le SiOz par divers
matériaux à faible permittivité diélectrique pour réduire les
capacités parasites entre conducteurs. Enfin, récemment, et
pour le 0,25 pm, plusieurs constructeurs ont annoncé le
développement d'interconnexions en cuivre en remplacement de l'aluminium dopé cuivre (figure 11). Ce changement profond dans la technologie CMOS, est motivé d'une
part par le besoin de réduction de la résistance des lignes
(le cuivre est nettement moins résistif que l'aluminium) et
d'autre part le souci d'améliorer la résistance à l'électromigration dans les lignes d'interconnexions, liée à l'augmentation constante de la densité de courant circulant dans ces
connexions.
Outre l'évolution du diamètre des tranches de silicium,
cette complexité accrue de la réalisation technologique des
circuits intégrés s'est accompagnée d'une modification
majeure du tissu industriel des équipements
de fabrication
de circuits intégrés. Cette
SOI1,BST
BST
industrie était tout à fait marginale dans les
SiOF,Ta,O, RuO., Organies
Organies années 70
: les fabricants de circuits intégrés,
COS'2,
D-CU le
- TaSiN
à l'image de IBM, de Texas Instruments ou
de Motorola concevaient et produisaient euxmêmes leurs équipements. Avec l'évolution
du marché et des technologies, une véritable
F
industrie mondiale s'est créée autour des
..
E 60
z
=
**/
o
&8 0.5 0.35 0.25 0.18 0.13
10. Introduction des nouveaux matériaux en microélectronique
REE
N'9
Octobre 1999
f
.... équipements
pour semi-conducteurs.
Les
fabricants de circuits intégrés sont maintenant
entièrement dépendants de ces sociétés : ce
sont elles qui développent
les nouvelles
machines qui permettront de franchir encore
de nouvelles ruptures technologiques. Ce sont
elles également qui conçoivent la nouvelle
. génération300 mm et améliorent encore et
toujours la propreté des procédés réalisés
e. dans
ces équipements.
Aux
frontières
du possible
pour améliorer
encore
et toujours
les performances
des circuits
intégrés
ment très court entre la source et le drain.
Cuivre
7iLwk
Nb de niveaux
La
1
p
FiB
CMP Gap
3
-plu
Plum
2'0 wimé,l
Il
1, 6111
a
_,cjk'UP
Ce courant peut être réduit par l'augmentation de la tension de seuil du transistor
mais au détriment de ses performances en
courant, donc en vitesse de commutation.
A dimension donnée, on voit donc apparaître plusieurs familles de technologies :
composants rapides à faible tension de
seuil (pour les microprocesseurs rapides
par exemple) ou composants à tension de
seuil plus élevée à faible consommation au
repos, pour électronique portable (circuits
pour téléphones portables par exemple).
Les composants réalisés sur silicium sur
11) 7 () 1975 1981) 1 Y85 li) 9 () 1995 200 (
isolant (SOI) possèdent la particularité
intrinsèque d'avoir des performances en
vitesse supérieures à celles des transistors
11. Evolution de la complexité des procédés d'interconnexions.
xions. sur silicium massif
pour des consommaXlOns.'l','f
d
LE PROBLÈME
DE LA RÉDUCTION
DIMENSIONS
POUR
DES
LES COMPOSANTS
Pendant de nombreuses années, on l'a vu, l'évolution
des technologies était dictée à la fois par la réduction des
dimensions et par l'accroissement des performances en
vitesse des circuits intégrés. Pour cela la réduction des
dimensions linéaires des transistors MOS s'est accompagnée d'une réduction de l'épaisseur de l'oxyde de grille.
Cependant, les concepteurs de circuits et l'industrie électronique étant par ailleurs très conservateurs, pendant très
longtemps, la tension d'alimentation de ces circuits est restée constante, tel un standard, à 5 V.
tions au repos plus faibles. Réalisés sur un
substrat comportant une couche d'oxyde
de silicium enterrée dans le substrat de silicium, ces composants ont été développés au départ pour des besoins
d'électronique durcie (applications militaires ou spatiales).
L'amélioration de la qualité des matériaux SOI, et la montée en production de volume de ceux-ci permet d'envisager
dans un futur proche la fabrication de circuits intégrés sur
SOI pour applications civiles notamment dans le domaine
de l'électronique portable.
LE PROBLÈME
DE LA CONCEPTION
Si l'évolution des procédés technologiques, tirée par le
besoin permanent de miniaturisation des.composants, res-
Au fil des générations, cette contrainte est devenue de
semble à une course effrénée contre la montre, il n'en est
plus en plus difficile à tenir pour les architectes de technologies car, conséquence directe, le champ électrique à travers l'oxyde de grille ne faisait qu'augmenter. A partir de
la génération 0,35 pm, le problème est devenu tellement
pas de même des techniques de conception des circuits
intégrés. Même si eux aussi ont beaucoup évolué vers une
complexe que le " standard " a sauté et la tension d'alimentation est passée à 3,5 V. Depuis, chaque génération a
vu un changement de tension : 2,5 V pour le 0,25 pm, 1,8
V pour le 0, 18 p m, etc.. Cette évolution s'est même récem-
pas moins que le concepteur ne peut, aujourd'hui avec ces
outils, tirer pleinement parti des potentialités des technolo-
ment accélérée avec l'avènement de l'électronique portable
et le besoin de composants à faible consommation, donc à
tension d'alimentation réduite. Il est possible qu'un nouveau standard à 1 V apparaisse vers le 0, Ipm car il corres-
100 millions de transistors ! Réaliser une telle conception
est un véritable défi car cette intégration doit se faire en
réussissant le meilleur compromis entre quatre contraintes
contradictoires :
- intégrer tous les fonctionnalités de la puce sur une sur-
pond à la tension nominale d'une pile bâton, mais rien
n'est sûr car plusieurs sociétés se penchent déjà sur la réalisation de circuits fonctionnant à quelques dixièmes de
volts. En dessous du 0,1 pm, nul ne sait vraiment où se
trouve la limite en dimension du fonctionnement d'un transistor MOS (figure 12). Tout est déjà affaire de compromis
entre vitesse et consommation. En effet, la réduction drastique de la longueur du canal des transistors entraîne dès
maintenant, malgré une optimisation poussée des transistors, du courant au repos de ces transistors lié à un espace-
conception largement assistée par ordinateur et par un
niveau de description logique très sophistiqué, il n'en reste
gies qui lui sont offertes. En effet, les nouveaux microprocesseurs vont bientôt intégrer sur une même puce plus de
face minimum de silicium pour assurer la meilleure rentabilité du produit,
- réaliser la conception du produit dans le temps le plus
court possible pour être parmi les premiers à introduire le
circuit sur le marché. C'est en effet dans les premiers mois
de la commercialisation d'un circuit intégré que se réalisent les plus grandes marges. Ensuite, avec l'arrivée des
concurrents voire de produits plus performants, les prix de
vente s'écroulent très vite,
REF.
! \. 1)
Octobre
1999
PHYSIQUE
ET TECHNOLOGIE
Courant
,I,I
;
EN MICROÉLECTRONIQUE
tunnel
dans
I
l'oxyde
de grille
< 2nm
I
I
I ItIll
II
I!
j
I ;,
pI
Rl : ;4
i
i II i'I i"I' !ty i , v
i
i
I
Profondeur
jonctions
Phénomènes
pour
"AW
".
canal
de perçage
inférieur
des
< 3nm
en volume
à 2nm
12. Limites physiques liées à la réduction des dimensions des transistors MOS,
-
optimiser la vitesse de fonctionnement du microproces-
seur : quelques MHz de plus en fréquence d'horloge peuvent permettre de gagner quelques dizaines de dollars sur
le prix de vente des circuits,
-
minimiser
la consommation électrique du circuit : si
l'on n'y prend garde, 100 millions
de transistors peuvent
donner lieu à une consommation d'une centaine de watts
sur Icm de silicium !
La " roadmap
(International
" internationale
Technology
des circuits
intégrés
Roadmap for Semiconductors)
prévoit qu'en 2005 les microprocesseurs seront réalisés en
technologie CMOS 0,1im, intégreront plus de 200 millions de transistors et fonctionneront
à une fréquence
d'horloge comprise entre 2 et 3,5 GHz. Le nombre d'entrées-sorties sur le boîtier s'élèvera à 4 000, la tension
d'alimentation sera de IV, la consommation sera d'environ
150 W soit un courant de 150 A !
Le problème de la distribution des courants est donc primordial dans la conception du circuit intégré.
On l'a vu, pour augmenter la vitesse du circuit, il est
nécessaire non seulement de réduire le champ électrique
mais aussi la dissipation électrique en réduisant la tension
d'alimentation. Depuis que la barrière du 5 V a été franchie, les tensions d'alimentation
n'ont cessé de décroître
avec la réduction des dimensions. Dans le même temps, les
concepteurs de circuits intégrés doivent rivaliser d'ingéniosité pour améliorer la performance des circuits en intégrant de plus en plus d'interconnexions, plus de fan-out
(nombre de portes logiques adressées par un même inverseur) et plus de capacité mémoire. En conséquence, l'inté-
REE
W9
Octobre
1999
gration de plus en plus de fonctions sur la puce rend difficile la réduction de consommation globale de celle-ci.
Les " drivers " de bus et d'horloge, notamment, ont tendance à supporter de plus en plus de charge capacitive, et
donc les pics de courants au moment des commutations ne
font qu'augmenter également.
La combinaison de la réduction de la tension d'alimentation avec l'augmentation de ces pics de courant entraîne
des problèmes accrus de génération de bruit, d'émission
électromagnétique, de contrôle de tension de seuil, et de
chutes de tensions importantes sur les très longues lignes
d'interconnexions. La principale préoccupation du concepteur de microprocesseur est donc de gérer le problème des
courants de commutation en optimisant au mieux le dessin
de la distribution des courants par les lignes d'alimentation
ainsi que par les lignes d'horloge.
De plus, le concepteur ne dispose pas aujourd'hui d'outils de conception assistée par ordinateur suffisamment
performants et précis pour simuler les résistances et capacités parasites générés par la connexion des différents
blocs logiques (figures 13 et 14) : en effet, s'il dispose de
logiciels de routage automatiques, le résultat du routage,
utilisant les différentes possibilités des multi-niveaux d'interconnexions, ne lui permet pas de remonter à la résistance et aux capacités entre lignes. Il faut pour cela disposer
de modèles et de logiciels de simulation 3D reproduisant le
plus fidèlement possible le résultat de l'assemblage technologique, puis calibrer ces modèles et les intégrer dans
des bibliothèques
disponibles à tout moment pour le
concepteur. Ces outils sont encore à l'état de recherche et
Aux
frontières
du possible
pour
améliorer
encore
et toujours
les performances
des circuits
intégrés
l'avenir, non seulement le concepteur de circuit intégré devra utiliser
1998: 6 niveaux de met
métallisation
mëtallisatiou
IsatlOn.la CAO mais il devra aussi se rapprocher de la technologie et de la
modélisation fine des composants.
En effet, la technologie et le tranm
-U-
1
IL---,
am,
-1
1980 :
1 niveau de
métallisation
Il
-
m
z
m
1 :
mm
mm
a&
sistor ne peuvent plus être considérés maintenant respectivement
comme une boîte noire et un
m
m
simple interrupteur. La complexité
de la technologie d'une part, et la
miniaturisation
des composants
rm
m
"
-
d'autre part entraînent des effets
physiques ayant des conséquences
Ma
"
électriques qui devront être prises
en compte par le concepteur. Il
devra par exemple tenir compte
i
dans la simulation de capacités
13. Augmentation de la complexité des interconnexions.
ons.
d'interconnexions,
que plusieurs
matériaux diélectriques sont utilisés dans l'assemblage, avec des constantes diélectriques
développement et ne seront disponibles industriellement
différentes entre lignes et entre niveaux. Il devra aussi
que dans quelques années. En attendant, la mauvaise simulation de ces interconnexions peut entraîner soit des proprendre en compte le fait que les transistors ont des coublèmes de dysfonctionnement liés notamment à l'apparirants de fuites de plus en plus importants au repos.
tion de bruit ou de diaphonie entre lignes, soit des proCertains concepteurs prévoient maintenant la coupure
blèmes de vitesse dus à une sous-estimation des charges
d'alimentation des blocs du circuit qui ne fonctionnent pas
capacitives des lignes de connexion. C'est le genre de problème que le concepteur redoute le plus car, la complexité
aidant, il devient très difficile de " debugger " un circuit
défaillant à la première sortie de silicium.
La conception des systèmes de distribution
de puissance
et de signaux logiques nécessite maintenant des modèles
très complexes : au début de l'ère ces circuits intégrés, un
" driver " pouvait être simulé comme une résistance en
série avec un interrupteur et une source de courant, et la
charge comme une capacité connectée à la masse.
Aujourd'hui,
la complexité
des transistors
et des
connexions oblige le concepteur à utiliser des modèles très
sophistiqués de charges distribuées couplées à de nombreux autres éléments de commutation, prenant en compte
le comportement non linéaire de la charge
et les effets inductifs engendrés par le
pour réduire sa consommation instantanée. D'autres envisagent des tensions de seuil dynamiques, qui varient en
fonction de la tension appliquée sur la grille. Toutes ces
optimisations ne peuvent se faire qu'avec une collaboration étroite entre les technologues, les concepteurs et les
ingénieurs de simulation
sants.
et de modélisation
des compo-
Une autre évolution significative de la conception des
circuits intégrés est liée à l'augmentation du nombre de
fonctions par puce que l'on appelle communément le
" system on chip ". Cette évolution est rendue possible par
la miniaturisation des composants et par le marché des systèmes électroniques multimédia, l'automobile ou les télécommunications.
réseau de distribution de puissance notamment. A la bonne époque des circuits 5 V,
les concepteurs
de circuits
rapides
n'étaient pas concernés par le problème de
la puissance. Aujourd'hui,
on l'a vu, le
compromis entre les quatre contraintes du
concepteur, associé au fait que le marché
demande de plus en plus de variétés de
v
-
produits ayant des performances différentes, oblige celui-ci à travailler avec des
outils de simulation et de conception très
sophistiqués et précis lui permettant d'aller
au plus vite vers l'optimisation des performances visées. Cela veut dire que dans
..,.'7
5'13' ;
14. Coupe d'un empilement multiniveau d'interconnexions.
REE
? 9
Octobre
1999
; L, L
li PHYSIQUE
ET TECHNOLOGIE
Cette intégration de circuits multifonctions se fait actuellement dans un contexte de marché très compétitif et donc
très évolutif où le " time to market " est l'élément nOl pour
la réussite commerciale de l'entreprise. Pour réussir ce
nouveau challenge, les concepteurs ont de plus en plus
recours à la réutilisation de blocs de circuits parfaitement
caractérisés et qualifiés. C'est ce que l'on appelle le IP ReUse ou Intellectual Property Re-Utilization.
L'objectif
principal des méthodes de " Re-Use " est
avant tout de préserver le très fort investissement nécessaire à la conception de circuits très complexes et de développer en un temps minimum des produits dérivés destinés
à des applications différentes.
Avec une librairie parfaitement caractérisée, ces IP permettent en effet de réduire le temps de convergence et
d'assembler rapidement de nouvelles fonctions à partir de
blocs existants. Ici, les concepteurs et les experts de CAO
doivent travailler ensemble pour le développement de
telles librairies
ainsi que sur les méthodes de synthèse
logique à très haut niveau d'intégration
réaliser ces nouveaux produits.
qui permettront de
LE PROBLÈME DU TEST
Le test de fonctionnalité
des circuits
intégrés est une
étape importante et incontournable pour un fabricant de
composants. En effet, les puces réalisées sur les plaquettes
de silicium sont testées plusieurs fois avant d'être commercialisées : tout d'abord sur plaquette, en fin de fabrication
pour déceler le nombre de puces bonnes par plaques (test
go-no go) ; ensuite lorsque ces puces sont montées en boîtiers, et enfin, bien souvent à nouveau après plusieurs
heures de test de vieillissement sous contraintes pour vérifier la bonne fiabilité du circuit (figure 15).
Le retour d'informations sur ces tests permet d'obtenir
des informations précieuses sur les défauts qui peuvent
apparaître pendant la fabrication des composants. Le test
est donc une étape très importante de la validation d'une
EN MICROÉLECTRONIQUE
technologie et des produits qui en dérivent avant la commercialisation de ceux-ci. Le test est aussi utilisé pour le
" debug ", le diagnostic et parfois la réparation de défauts
des circuits. Avec l'évolution
de la complexité des circuits
intégrés en nombre de transistors par puces, en performances mais aussi en nombre de fonctions par circuit, le
test fonctionnel devient lui aussi un problème technique
très complexe à traiter.
Les difficultés sont multiples :
-
Toutes les puces devant être testées, et ce plusieurs
fois, le temps de test par puce doit être le plus faible possible : à titre d'exemple, une unité de production traite
environ 20 000 tranches de silicium par mois engendrant le
test de 2 millions à 3 millions de puces par mois, soit une
puce par seconde ! Bien évidemment, avec l'augmentation
de la complexité des circuits, il est de plus en plus difficile
de minimiser le temps de test. Cette contrainte est cependant très importante car l'investissement d'un testeur de
circuits intégrés représente plusieurs millions de dollars et
son temps d'immobilisation doit être le plus court possible.
- Le nombre de transistors par puce augmente beaucoup
plus vite que le nombre de broches extérieures des boîtiers
dans lesquels elles ont montées. Il est donc de plus en plus
difficile d'accéder par l'extérieur à la fonctionnalité de ces
transistors.
- La vitesse de fonctionnement interne des composants
est beaucoup plus importante que la vitesse à laquelle on
peut faire fonctionner la puce de l'extérieur à cause des
éléments parasites passifs liés au boîtier. Il est donc très
difficile d'accéder à leurs performances réelles.
-
Beaucoup
de circuits
comportent
maintenant
des
mémoires embarquées (dynamiques ou non volatiles). Ces
mémoires sont directement adressées en interne par l'unité
logique et ne sont pas toujours accessibles de l'extérieur.
Les difficultés
sont traitées en relation étroite entre le
concepteur du circuit et l'ingénieur de test chargé du programme de test et de l'analyse du comportement du circuit.
Dans la pratique notamment le concepteur de circuits intégrés introduit de plus en plus de fonctions internes d'autotest d'une part pour minimiser le temps de test externe et
d'autre part pour traiter le problème de l'accès aux fonctions internes, enfouies dans le circuit logique. Enfin, ces
E
79M
approches sont également abordées à différents niveaux
jusqu'à l'intégration dans la fonction électronique ultime
du composant. Les méthodes de test, de " debug ", d'analyse de défaillance et de réparation sont ainsi conçues de
manière cohérente depuis le coeur du circuit jusqu'au système électronique complet en passant par le circuit en boîtier et la carte électronique.
CONCLUSION
Cet article a tenté de mettre en évidence les caractères
spécifiques de l'industrie
15. Testeurfonctionnel de circuits intégrés.
RFF,
e 1,, 1999
46. r. .-.
Oct.b,e
11,. : 1, 1
de la microélectronique
potentialités de ses progressions futures.
et les
Aux
frontières
du possible
pour améliorer
Cette discipline est en effet unique dans l'histoire
monde industriel à plusieurs titres :
encore
du
C'est la seule à avoir connu une telle vitesse d'innovation technologique, une capacité à doubler tous les deux
ans sa densité d'intégration et à améliorer sans cesse les
performances en vitesse des circuits intégrés. Une analogie
avec le monde automobile nous permet d'imaginer qu'avec
une loi similaire, nous aurions aujourd'hui des véhicules
consommant 0,1 litre d'essence aux 100 km pour une
vitesse de pointe de pointe de 50 000 km/h !
Les circuits intégrés qui en découlent trouvent progressivement des applications dans tous les domaines : développés au départ pour le militaire et le spatial, ils ont ensuite
servi de base au développement de l'informatique
de
bureau puis familiale. On les trouve maintenant dans les
automobiles,
les téléphones, l'audiovisuel,
et toujours
Nul ne sait aujourd'hui
intégrés
combien de temps encore cette
des transistors que les experts estiment aux alentours de
0,02 pm. Il est probable cependant que l'on rencontrera
d'abord des limitations techniques ou économiques freinant l'évolution vers ces dimensions ultimes. Il est possible aussi que d'autres composants prennent le relais et
que la course effrénée aux performances reparte de plus
belle. L'aventure microélectronique est donc loin d'être
terminée et il certain que plusieurs générations de chercheurs participeront encore dans l'avenir à l'écriture de
cette page unique de l'histoire du savoir-faire technologique humain.
les produits
constante de ces performances technolo-
giques est maintenant elle-même source de développement
de nouveaux produits. Les téléphones portables n'auraient
jamais vu le jour sans la miniaturisation
poussée et la
réduction de la consommation des composants. A titre
d'exemple, un téléphone GSM réalisé avec des composants d'une technologie du début des années 80 pèserait
plusieurs kilos, aurait un volume de plusieurs litres et
aurait une autonomie de moins d'une heure ! L'avènement
de la technologie CMOS 0,18 flm permettra bientôt le
développement de systèmes GPS intégrés dans une montre
bracelet, et les futures générations de téléphones portables
intégreront un ordinateur de type PC complet avec écran
couleur et connexion avec Internet. De même les futures
cartes à puces disposeront bientôt de fonctionnalités
accrues grâce notamment à l'intégration de microprocesseurs performants, d'écrans, de reconnaissance d'empreintes digitales, etc.
des circuits
évolution fulgurante des circuits intégrés sera possible car
il existe bien sûr des limites physiques au fonctionnement
blancs,...
L'amélioration
les performances
», 1*q
JoëlHARTMANN estdiplômédel'EcoleNationale
Supérieure
deGéniePhysique
deGrenoble
(ENSPG).
Il
estrentréauCEA-LETIen 1979où il a d'abordétudié
lesprocédés
dephotolithographie
parrayonsX, puisles
techniques
decaractérisation
électrique
decomposants
MOS.Dansle cadred'un programme
decollaboration
aveclasociété
Thomson
Semiconducteurs,
il estchargé
de la coordination
de l'assemblage
de la technologie
CMOS1,2pm.Ceprojetaboutiraà un transfertdela
technologiesur le site américainde Thomson
Semiconducteurs
à Dallas(Texas).A sonretour,il
prendenchargele projetdel'assemblage
dela technologie0,5flm EPROM16Mbitpourle sitedeR&D de
SGS-Thomson
à Milan(Italie).Il assure
successivement
les fonctionsd'assistantde chef du département
de
microélectronique
pourla coordination
desprogrammes
d'assemblages
technologiques,
puisdechefduservice
«
Projetsd'IntégrationTechnologique
» de ce département.JoëlHartmann
assurc
la responsabilité
dechefdu
département
de microélectronique
du LETI depuisle
1/12/97.
Il estl'auteurd'unedizainedepublications
et
d'unequinzaine
debrevets.
JoëlHartmann
estmembre
de la sociétéIEEE,du comitéd'organisationde la
conférence
internationale
IEDM(International
Electron
DeviceMeeting)
depuis1994etdela SEE.
REE
N9
Octobre 1999