Etude et mise en oeuvre d`un Imageur CMOS APS avec

Conception d’un convertisseur
analogique/numérique pour des imageurs
CMOS embarqués
Doctorant : Pierre BISIAUX
Directeur de these : Philippe BENABES
Journée des doctorants du Geeps
11/06/2015
1
Plan
Introduction aux imageurs
I.
1.
2.
II.
III.
IV.
2
Principe général
Technologie d’imageurs
Conversion analogique/numérique
Architecture
Travaux futurs
Principe général des imageurs
Système composé :


D’une matrice de pixels


Conversion grandeur électrique analogique
mot numérique
D’un système d’adressage
Lumière
3
grandeur électrique analogique
De convertisseurs analogiques numériques (CAN)


Conversion lumière
Grandeur électrique
analogique
Pixel
CAN
Mot numérique sur
N bits
Technologie d’imageurs
CCD : charge-coupled device
 Imageurs de grande qualité
 Facile à réaliser
 Long temps d’intégration
 Lecture sérialisée
4
CMOS




Résolution élevée (pixels)
Intégration monolithique
Technologie grand public
Lecture parallèle
Plan
Introduction aux imageurs
Conversion analogique/numérique
I.
II.
1.
2.
3.
III.
IV.
5
architecture des CAN
Système complet
Spécifications
Architecture
Travaux futurs
Architectures de CAN
Caractéristiques des CAN



6
Résolution
Fréquence d’échantillonnage
Système complet
Vue d’une chip réalisée

CAN
Matrice de
pixels
CAN
7
Mes spécifications
Point de vue imageurs



Frame rate : 100 fps
Taille de la matrice de pixels : 1920 x 1080 pixels (HD)
Point de vue CAN




8
Fréquence d’échantillonnage = 100kHz
Résolution 12 bits
Largeur CAN définie par pitch du pixel = 7µm
Plan
I.
II.
III.
1.
2.
IV.
9
Introduction aux imageurs
Conversion analogique/numérique
Architecture retenue
Principe
résultats
Travaux futurs
Principe(1)

Sigma Delta


Principal inconvénient : vitesse de lecture
Beaucoup de convertisseurs hybrides voient le jour



N bits avec Sigma Delta et M bits avec un autre convertisseur (Cyclic
ou SAR)
Complexité du CAN élevée
Idée


10
1ère conversion en SigmaDelta
Réutilisation de l’étage pour la deuxième conversion
Principe(2)

Architecture hybride à base de ΣΔ




Lenteur est compensée par le circuit rebouclé
Haute résolution facilement atteignable
Bon compromis taille / résolution
Complexité élevée mais architecture plus compétitive
CAN
11
Principe(3)

Architecture two-steps à base de ΣΔ
1ere étape (N bits)
2ème étape (M bits)
La précision est donnée par la valeur du résidu (ou erreur
de conversion) à la fin de chaque étape
Résolution finale = N + M
12
Principe(3)

Architecture two-steps à base de ΣΔ
1ere étape (N bits)
2ème étape (M bits)
La précision est donnée par la valeur du résidu (ou erreur
de conversion) à la fin de chaque étape
Résolution finale = N + M
13
Résultats(1)

1ere étape (6 bits de précision)
40k points (1 point = 1 conversion)
Dernière valeur de l’intégrateur
Erreur bornée entre
± LSB(6bits) = 1/(26)
Erreur de conversion (V)

Vin (V)
14
Résultats(2)


2 étape (6bits de précision)
Résolution totale sur 12b
Entrée 2ème étage = valeur
chargée à l’étape précédente
Erreur bornée entre
± LSB(12bits)
Erreur de conversion (V)

Vin (V)
15
Résultats(3)

Mesure sur 12 bits
Introduction de défauts


Gain OTA fini : 60dB
Mismatch capacités : 1%
Erreur de conversion (V)

Vin (V)
16
Résultats(4)
Ajout d’une correction linéaire
Erreur de conversion (V)

Vin (V)

Correction améliore significativement la précision de la conversion
17
Plan
I.
II.
III.
IV.
18
Introduction aux imageurs
Conversion analogique/numérique
Architecture retenue
Travaux futurs
Travaux futurs




Modélisation et réalisation du niveau transistor
Réalisation du circuit
Caractérisation
Investiguer durcissement aux radiations
19
Merci de votre attention
20