Envoi en fonderie - Station de Radioastronomie de Nançay

Envoi en fonderie
Extrait du Station de Radioastronomie de Nançay
https://www.obs-nancay.fr/Envoi-en-fonderie.html
Envoi en fonderie
Date de mise en ligne : vendredi 22 mars 2013
Station de Radioastronomie de Nançay
Copyright © Station de Radioastronomie de Nançay
Page 1/3
Envoi en fonderie
Des runs (Désigne le cycle de fabrication d'un circuit chez le fondeur) sont programmés pour l'année et à intervalles
réguliers, par les fonderies (fabricant de circuits-intégrés).
Des dates butoirs d'envoi du masque de la puce à réaliser sont donc données par les fondeurs.
Une puce peut être constituée de un ou plusieurs circuits.
<span class='spip_document_233 spip_documents spip_documents_left' style='float:left; width:100px;'>
Le masque et le Plan de câblage (Il est fait par le micro-électronicien. C'est à lui de choisir le type (forme, matériau)
de boîtier le plus appropré pour sa puce et de dessiner comment celle-ci sera connectée au boîtier.) entre la puce et
le boîtier sont ensuite envoyés en fonderie par courrier électronique, soit en passant par un CMP [1] soit directement
à l'entreprise qui fournie le Design Kit [2] si celle-ci possède une fabrication (ex : NXP Semiconductors,
anciennement Philips).
La fonderie va fabriquer la puce en plusieurs exemplaires, environ une bonne dizaine en passant par un CMP, ou
plusieurs dizaines en passant directement par une entreprise possédant une fabrication.
Les puces sont généralement renvoyées trois mois après l'envoi en fonderie.
La majorité sont nues pour pouvoir être mesurée par une station de mesures sous pointes et les autres sont mises
en boîtier.
<span class='spip_document_235 spip_documents spip_documents_left' style='float:left; width:100px;'>
Zoom sur le wafer [3]
On peut remarquer la répétition de rectangles qui contiennent plusieurs circuits différents.
<span class='spip_document_237 spip_documents spip_documents_right' style='float:right; width:100px;'>
Un Wafer silicium 6 pouces.
Pour en savoir un peu plus sur les wafers, cliquer ici
<span class='spip_document_239 spip_documents spip_documents_left' style='float:left; width:100px;'>
Copyright © Station de Radioastronomie de Nançay
Page 2/3
Envoi en fonderie
Zoom sur un rectangle du wafer. Au centre une puce contenant plusieurs circuits.
Deux autres puces à sa gauche et droite.
Remarque : la fabrication d'une puce dans ces nouvelles technologies coûte très chère.
Par exemple, une technologie 0.35¼m SiGe [4] BiCMOS [5] revient environ à 1000 euros par mm².
Mesures
[1] Un CMP (Centre Multi Projets) est un intermédiaire entre les concepteurs et différents fondeurs (AMS, STMicroelectronics,OMMIC,...). Le CMP
collecte les masques de circuits de plusieurs concepteurs (universités, laboratoires de recherche et certaines industries). Il les classe par
technologie et par fonderie (SiGe de AMS, AsGa de OMMIC), puis les arrange de façon à ce qu'ils soient tous réalisés sur le même wafer. Une
fois cette opération faite, l'ensemble wafer - masques est envoyé chez les fondeurs. Pour plus d'info, aller sur le site du CMP : http://cmp.imag.f
[2] Un design Kit est une bibliothèque de composants fournie par le fondeur. Chaque composant possède un modèle de simulation et un masque
(layout) paramétrable qui est utilisé pour la réalisation du masque du circuit entier.
[3] Un wafer est un disque de silicium, d'AsGa ou d'un autre semi-conducteur sur lequel sont gravés les circuits. Le diamètre du wafer est exprimé
en pouce. Il dépend essentiellement de la technologie utilisée pour réaliser le wafer. En technologie Silicium, les wafers font 8" et 12" alors qu'en
AsGa, ils font 4" et 6". Puis, le wafer est découpé en rectangle correspondant aux diverses puces.
[4] Matériaux appartenant à la colonne IV de la classification périodiques des éléments chimiques. Dans cette filière, la base des transistors
bipolaires est dopé au Germanium. Conséquences :
mobilité des électrons plus fortes.
bruit plus faible.
fréquence de transition supérieure
[5] Associe sur le même circuit des transistors bipolaires (NPN et PNP) et des transistors CMOS de type N ou P. Rassemble les avantages de ces
deux technologies qui sont :
Pour la technologie CMOS :
haut degré d'intégration.
faible consommation.
rendement de fabrication élevé.
Permet donc de réaliser des circuits rapides à faible consommation et d'associer sur une même puce des fonctions analogiques et numériques.
Pour la technologie Bipolaire :
courants de sortie élevés.
grande vitesse de commutation.
Copyright © Station de Radioastronomie de Nançay
Page 3/3