modelisation de transistors en couches minces (tfts) a double grille

Journal des Sciences
I.S.S.N 0851 – 4631
MODELISATION DE TRANSISTORS EN COUCHES MINCES
(TFTS) A DOUBLE GRILLE UTILISANT LA TECHNOLOGIE
SILICIUM MICROCRISTALLIN TRES BASSE TEMPERATURE
M. L. Samba,b, A. S. Maigac, T. Mohammed-Brahimb, G. Sissokoa.
a
b
LASES-FST, Université Cheikh Anta Diop, Dakar, Sénégal
DMM-IETR, UMR CNRS 6164, Université de Rennes 1, Bat. 11B, Campus de
Beaulieu, F-35042 Rennes Cedex, France
c
LEITER, Université Gaston Berger, Saint-Louis, Sénégal
Abstract :
Modeling of double gate thin film transistors
TFTs based on microcrystalline silicon and
fabricated at low temperature is shown.
Firstly, an experimental study of the effect of
the presence of the second gate on the electrical
behavior of thin film transistors (TFTs) having a
thin active layer based on microcrystalline silicon,
fabricated at very low temperature (<180 ° C), is
presented. This study showed that the application
of a potential to the second gate allows a dynamic
control of the threshold voltage of the TFTs and
could also lead to an improvement of the
subthreshold slope.
Thereafter, a numerical simulation of double
gate TFTs is shown. It shows that the effect of the
polarization of the second gate is much more
pronounced for TFTs having thin thicknesses of
active layers. The effect of polarization of the
second gate on TFTs having a thick active layer is
felt especially by an increase of the off current.
Keyword : Thin film transistor, double gate,
microcrystalline silicon
Résumé :
Une modélisation de transistors en couches minces
TFTs en technologie silicium microcristallin basse
température et ayant une double grille est présentée.
Dans un premier temps, une étude expérimentale
de l'effet de la présence de la seconde grille sur le
comportement électrique de transistors en couches
minces (TFTs) ayant une fine couche active à base de
silicium microcristallin, fabriqués à très basse
température (<180 °C), est présentée. Cette étude a
montré que l’application d’un potentiel à la seconde
grille permet de faire un contrôle dynamique de la
tension de seuil des TFTs et pourrait aussi conduire à
une amélioration de leur pente sous le seuil.
Par la suite, une simulation de TFTs ayant une
double grille est présentée. Elle montre que l’effet de
la polarisation de la seconde grille est beaucoup plus
accentué pour les TFTs ayant de fines épaisseurs de
couches actives. Pour une couche active épaisse l’effet
de la polarisation de la seconde grille se fait ressentir
surtout par une augmentation du courant à l’état
bloquant.
Mots clés : Transistor en couches minces, double
grille, silicium microcristallin
M. L. SAMB et al /J. Sci. Vol. 16, N° 1 (Janvier 2016) 1-11
Page 1
1. Introduction
L’électronique grand surface sur verre est maintenant bien établie. Il a été et est surtout
la base de l'industrie des écrans plats d’affichage. Cependant, de nouveaux besoins de systèmes
portables, légers, autonomes pouvant épouser toutes les formes sont à la base du développement
de l'électronique sur substrat flexible. En effet, depuis quelques années, plusieurs travaux de
recherches sont menés pour l'élaboration de produits électroniques souples [1-2].
Le dispositif de base dans cette électronique est le Transistor en Couche Mince (TCM)
autrement appelé Thin Film Transistor (TFT). Comme le montre son nom, un TCM est constitué
par un empilement de couches minces d’isolants et de semi-conducteurs qui sont déposées par
différentes techniques de dépôt chimique en phase vapeur (CVD) et dépôt en phase physique
(PVD). Le matériau actif de ces transistors est un film semi-conducteur mince qui est déposé à
basse température. Dans le dispositif conditions expérimentales, la structure de cette couche
n’est pas monocristalline. De cette manière, la bande interdite contient beaucoup d'états permis
qui se comportent comme des pièges à électrons et trous. La conduction électrique est affectée
par ces états permis et des paramètres électriques des transistors sont plus faibles que prévu.
Beaucoup d'efforts sont faits dans l'amélioration de la qualité du matériau. Cependant, la dérive
de la tension de seuil des TFTs durant leur fonctionnement reste un inconvénient majeur.
Dans ce travail, après une confirmation expérimentale de l’effet de la présence d’une seconde
grille sur le contrôle de la tension de seuil et l’amélioration de la pente sous le seuil des TMCs,
nous présentons une simulation numérique sous SILVACO de transistors en couches minces
(TFTs) à double grille utilisant la technologie silicium microcristallin très basse température.
2. Etude expérimentale
Pour analyser expérimentalement l’effet de la présence d’une seconde grille, des TFTs ayant
une double grille sont fabriqués et caractérisés. La structure de ces TFTs est représentée dans
la figure 1. L’épaisseur de la couche active est 50nm. L’isolant de grille inférieure (BG) est du
nitrure de silicium de 300 nm d’épaisseur. L’isolant de grille supérieure (TG) est de l’oxyde de
silicium de 160 nm d’épaisseur, déposé par pulvérisation RF sans chauffage du substrat. Les 2
grilles sont indépendantes et peuvent ainsi être polarisées séparément. La faible épaisseur de la
couche active va nous permettre d’étudier l’effet de ces 2 grilles sur le fonctionnement du
transistor.
S
S
S
TG
TG
BG
BG
TG
BG
D
D
D
µ -Si
µc-Si
non-dopé
µ -Si
Nitrure
de Silicium
Silicon
nitride
Silicon nitride
µc-Si
dopé
-doped
µ -Si
N-dopedN
µ
-Si N
Silicon
dioxide
Oxyde
de Silicium
Silicon dioxide
Al
Aluminium
Al
Figure 1 : Structure de TFT à double grille en haut (TG) et en bas (BG)
M. L. SAMB et al /J. Sci. Vol. 16, N° 1 (Janvier 2016) 1-11
Page 2
La figure 2 montre la caractéristique de transfert courant de drain I DS en fonction de la
tension sur la grille inférieure à différentes valeurs fixées de la tension sur la grille supérieure
et à une tension drain-source de +1V.
-7 -7
IDS (A)
(A)
IDS
1010
-9 -9
1010
+15V
+15V
-11 -11
1010
-15V
-15V
Tension
sur
la la
Tension
sur
grille
supérieure
VGTG
grille
supérieure
VGTG
-13 -13
1010
-20
-20-10
-10 0 0 1010 2020 3030 4040
Tension
sur
la la
grille
inférieure
VGBG
(V)(V)
Tension
sur
grille
inférieure
VGBG
Figure 2 : Caractéristique de transfert courant de drain IDS en fonction de la tension sur la grille inférieure à différentes
valeurs fixées de la tension sur la grille supérieure et à une tension drain-source de +1V
L’effet de la tension de grille opposée est nettement mis en évidence par le déplacement de la
caractéristique vers les tensions négatives quand cette tension de grille supérieure varie de
valeurs négatives vers des valeurs positives. Une saturation du déplacement est cependant
visible quand la tension de grille supérieure est trop positive. Ce déplacement peut être quantifié
à partir de la variation de la tension de seuil, présentée dans la figure 3.
Le déplacement est linéaire avec une pente importante pour les tensions de grille supérieure
négatives. Cette pente importante montre l’interaction importante entre les 2 grilles due en
grande partie à la faible distance (faible épaisseur de couche active) entre elles. Une explication
possible est que la couche active est bien désertée quand une tension négative fixée est
appliquée à la grille supérieure. Quand on trace la caractéristique de transfert I DS-VGBG, le canal
se forme sur la région inférieure de la couche active tenant compte de cet état de désertion de
la couche. Quand la tension supérieure devient moins négative, la désertion est moins
importante et le canal se forme pour des tensions inférieures plus faibles.
Quand la tension supérieure devient positive, une accumulation d’électrons se forme à
l’interface supérieure. Le couplage entre les 2 interfaces est alors moins important et la tension
de seuil devient moins dépendante de la tension supérieure.
M. L. SAMB et al /J. Sci. Vol. 16, N° 1 (Janvier 2016) 1-11
Page 3
Tension de seuil VTHinférieure (V)
8
6
4
Pente=0.64
2
0
-2
-4
-10
-5
0
5
10
Tension de grille supérieure VGTG (V)
Figure 3 : Déplacement de la tension de seuil, déterminée à partir de la caractéristique de transfert IDS-tension de grille
inférieure VGBG, en fonction de la tension appliquée sur la grille supérieure VGTG.
L’efficacité du couplage entre les 2 grilles, mesurée par la pente de la variation de la tension de
seuil avec la tension sur la grille opposée, est du même ordre de grandeur que ce que l’on trouve
avec les SOI Fin-FETs [3]. Cette similitude est assez étonnante quand on sait que le matériau
des SOI Fin-FETs est du silicium monocristallin et que celui de nos TFTs est du silicium
microcristallin contenant par nature un grand nombre de défauts électriquement actifs qui
peuvent bloquer le champ électrique. Une possible explication à cette similitude pourrait être
cherchée à travers l’effet de la très faible distance entre les 2 grilles qui peut amoindrir l’effet
du champ induit par les défauts. Pour mieux comprendre leur fonctionnement, une simulation
des TFTs à double grille est présentée dans le paragraphe suivant.
3. Simulation numérique sous SILVACO des TFTs à double grille
3.1 Modèle physique du matériau silicium microcristallin utilisé pour la
simulation des propriétés électriques des TFTs
Le matériau de base de nos TFTs étant du silicium microcristallin, la couche active contient un
nombre de défauts électriquement actifs qui vont influer sur les caractéristiques des transistors.
Si on considère la taille des grains formant le matériau, qui est inférieure à 50 nm, et la taille
du canal des transistors, typiquement de largeur 100 µm et de longueur 20 µm, le nombre de
grains dans le canal peut être traité de façon statistique. Enfin si l’on considère les joints de
grain comme le siège des défauts, nous pouvons considérer une répartition uniforme des défauts
dans le canal. La couche active en silicium microcristallin sera alors considérée dans la suite
formée d’un matériau homogène contenant une répartition uniforme de défauts électriquement
actifs. Il est alors possible de rapprocher la distribution énergétique de ces derniers dans la
bande interdite de celle des défauts dans le silicium amorphe. Cependant, considérant avec
d’autres auteurs [4] les niveaux de concentration de défauts dans les états profonds, il est
possible de simplifier la distribution des états de défauts du silicium amorphe en remplaçant les
gaussiennes par des exponentielles. La distribution de la densité de défauts à l'intérieur de la
bande interdite peut être alors représentée par 4 exponentielles :
M. L. SAMB et al /J. Sci. Vol. 16, N° 1 (Janvier 2016) 1-11
Page 4
-
2 exponentielles décroissantes à partir du minimum de la bande de conduction Ec et du
maximum de la bande de valence Ev, qui représentent la queue de bande de conduction
(𝑔𝑇𝐴 ) et la queue de bande de valence (𝑔𝑇𝐷 ) respectivement.
𝐸−𝐸𝐶
𝑔𝑇𝐴 (𝐸 ) = 𝑁𝑇𝐴 𝑒𝑥𝑝 [
𝑔𝑇𝐷 (𝐸 ) = 𝑁𝑇𝐷 𝑒𝑥𝑝 [
𝑊𝑇𝐴
𝐸𝑉 −𝐸
𝑊𝑇𝐷
]
(1)
]
(2)
NTA est la densité d'états de la bande de conduction E c et WTA est la pente de
l'exponentielle qui décrit la densité d'états dans la queue de bande conduction.
NTD est la densité d'états de la bande de valence E v et WGA est la pente de
l'exponentielle qui décrit la densité d'états dans la queue de bande de valence.
-
2 exponentielles décroissantes vers le milieu de la bande interdite, représentant les
niveaux de défauts profonds
𝐸−𝐸𝑐
𝑔𝐺𝐴 (𝐸 ) = 𝑁𝐺𝐴 𝑒𝑥𝑝 [
𝑊𝑇𝐴
]
𝐸𝑉 −𝐸
𝑔𝐺𝐷 (𝐸 ) = 𝑁𝐺𝐷 𝑒𝑥𝑝 [
𝑊𝑇𝐷
(3)
]
(4)
Density of Sates (eV-1cm -3)
NGA est la densité d'états profonds de la bande de conduction Ec. WGA est la pente de
l'exponentielle qui décrit la densité d'états profonds dans la moitié supérieure de l'intervalle de
bande interdite. De même, NGD est la densité d'états profonds à Ev. GTD est la pente de
l'exponentielle que décrit la densité d'états profonds dans la moitié inférieure de l'intervalle de
la bande interdite. La figure 4 représente la nouvelle configuration de la distribution des états
de défauts dans la bande interdite.
10
21
WTD
10
10
10
WTA
19
17
WGD
15
WGA
EC
EV
0
0.2
0.4 0.6 0.8
Energy (eV)
1.0
Figure 4 : Distribution de la densité des états dans la bande interdite du silicium [4, 5]
M. L. SAMB et al /J. Sci. Vol. 16, N° 1 (Janvier 2016) 1-11
Page 5
Cette distribution est habituelle dans la modélisation de la densité de défauts dans la bande
interdite de silicium poly-micro-nano-cristallin. Elle peut être déduite à partir des
caractéristiques de transfert de TFTs de type N et de type P qui sont basés sur la même couche
active de silicium. En effet, la transconductance est pilotée par la cinétique de déplacement du
niveau de Fermi en fonction de la tension grille. Cette cinétique est déterminée par la densité
d’états de la bande interdite que doit couvrir le niveau de Fermi dans son déplacement. En
utilisant un procédé incrémental [6] pour déterminer la relation entre la polarisation de grille et
le potentiel à l'interface isolant-canal, le profil de densité d'états est calculé dans la gamme
d’énergie recouverte par le déplacement du niveau de Fermi. Pour montrer un exemple de la
validité du modèle de la densité de défauts dans la bande interdite utilisée dans la présente
étude, nous pouvons prendre les caractéristiques de transfert de TFTs de type N et de type P
fabriqués simultanément en utilisant la même couche de silicium microcristallin non dopé de
100 nm d'épaisseur comme couche active (fig. 5a). Le procédé de fabrication des TFTs de type
P est similaire à celui présenté dans la partie expérimentale, seulement, la source et le drain du
TFT à canal P sont réalisés avec une couche de µc-Si dopée in situ avec du bore. Ces
caractéristiques ont déjà été publiées et sont données ici uniquement pour soutenir le modèle de
la densité de défauts dans la bande interdite utilisé dans la présente simulation [7]. La densité
d'états extraite des caractéristiques de transfert de la figure 5a est représentée sur la figure 5b.
Dans cette figure, la densité est donnée comme une fonction de l'énergie calculée à partir du
niveau de Fermi EF en bandes plates, supposé près du milieu de la bande interdite dans une
couche de µc-Si non dopé. Le bord de la bande de conduction est à E - EF = 0,5 eV, et le bord
de la bande de valence est à E - EF = - 0.5eV. Il est évident que cette densité calculée peut être
lissée par 4 exponentielles comme on le voit dans la figure 5b :
-
2 exponentielles près des bords de la bande de conduction et de la bande de valence
représentant les queues de bande de conduction et de valence,
2 exponentielles représentant la densité des défauts profonds.
10-8
10-10
10-12
(a)
-20
Density of States eV-1cm-3
Drain Current (A)
EC
EV
10-6
0
20
Gate Voltage (V)
1021
WTD
WTA
1019
WGD
WGA
(b)
1017
-0.4 -0.2 0
0.2
E-EF (eV)
0.4
Figure 5 : Densité d'états à l'intérieur de la bande interdite d'un film de silicium microcristallin (b), calculée à partir des
caractéristiques de transfert (a) [7] des TFTS de type N et de type P fabriqué simultanément sur une couche de silicium
microcristallin non dopé de 100 nm d'épaisseur. Le TFT de type N a une longueur de canal L=20 µm et une largeur de canal
W=20 µm. La longueur L et la largeur W du TFT de type P sont respectivement de 20 µm et 80 µm.
M. L. SAMB et al /J. Sci. Vol. 16, N° 1 (Janvier 2016) 1-11
Page 6
3.2
Elaboration de la structure des TFTs à simuler
Sous le logiciel ATHENA, nous définissons la structure de TFTs dont le comportement
électrique sera simulé par la suite sous le logiciel ATLAS. Dans l’interface DecBuild, nous
écrivons une série de commandes bien ordonnée pour la définition de notre structure. Il s’agit
tout d’abord de faire appel au logiciel ATHENA, avant de faire une série de dépôts et de
gravures des différentes couches minces qui composent le TFTs. La structure des TFTs à double
grille élaborée dans le cadre de ce présent travail est représentée sur la figure 6.
Grille principale
Isolant de grille
Grille secondaire
Figure 6 : structure des TFTs à double grille simulés
Comme le montre la figure 2, la structure des TFTs simulés est la même que celle des TFTs
caractérisés expérimentalement. Les structures ont été créées avec les données qui suivent :
L’épaisseur du substrat est de 700 µm : Nous avons choisi une grande épaisseur pour le
substrat pour éviter d’éventuelles interactions entre la surface de dépôt et l’autre face
que nous avons décidé par la suite de mettre au potentiel zéro,
- Les épaisseurs de la couche active des différents TFTs sont de 30nm et 200nm, avec
comme maillage une division par nm,
- L’épaisseur du silicium dopé (dopé à 1019 atomes de phosphore/cm3) est de 70nm,
- L’épaisseur de l’isolant (Nitrure de silicium) est de 150nm,
Certaines modifications ont été apportées à cette structure de base en fonction des paramètres à
simuler.
-
3.3
Effet de la polarisation de la seconde grille sur le comportement des TFTs
Dans ce paragraphe, sera présentée une simulation du comportement des TFTs à double grille.
Cette simulation électrique a été effectuée sous le logiciel ATLAS. Dans un premier temps, la
couche de silicium est considérée comme n’ayant aucun défaut, ensuite des densités de défauts
différentes ont été introduites de la même manière que celle précédemment décrite. Les
caractéristiques de transfert obtenues pour un TFT 30 nm sans et avec une densité de défauts
(WTA= 22meV ; WGA= 41meV) sont représentées sur la figure 7a et 7b respectivement.
M. L. SAMB et al /J. Sci. Vol. 16, N° 1 (Janvier 2016) 1-11
Page 7
(a)
1E-10
TFT 30 nm
(b)
TFT 30 nm
Courant de drain en A
Courant de drain en A
1E-6
1E-9
VGbas= - 7 V
VGhaut= 7 V
1E-12
1E-15
VDS = 1 V
1E-11
1E-12
VGbas = 7 V
VGhaut = -7 V
1E-13
1E-14
1E-15
VDS = 1 V
Sans défauts
-10
-5
0
5
10
15
WTA = 22 meV ; WGA = 41 meV
20
-10
Tension de la grille du dessus en V
-5
0
5
10
15
20
Tension de la grille du dessus en V
Figure 7 : Caractéristiques de transfert en échelle semi-logarithmique d’un TFT sans défauts (fig a) et d’un TFT avec une
densité de défauts (fig b) dans leur couche de silicium et pour différentes valeurs de la tension de la grille secondaire
Comme cela a pu être remarqué, la caractéristique se déplace vers des tensions négatives
lorsque les valeurs de la tension de la grille secondaire située en dessous varie de -7 V à +7 V.
Ce qui confirme les résultats expérimentaux obtenus plus tôt. Pour des valeurs de la tension de
la secondes de -15V, -11V, -7V, -3V, -1V, 0V, 1V, 3V, 7V, 11V et 15V les tensions de seuil,
ont été calculées. La figure 8 représente l’évolution de la tension de seuil des transistors en
fonction de la tension de la grille secondaire pour des TFTs avec et sans défauts dans la couche
de silicium.
Tension de seuil en V
12
8
4
0
-4
-8
TFT 30 nm
WTA=22meV ; WGA=41meV
Sans défauts
-15
-10
-5
0
5
10
15
20
Tension de la grille du dessous en V
Figure 8 : Tension de seuil en fonction de la tension de la grille secondaire pour des TFTs avec et sans défauts dans leur
couche de silicium
La figure 17 montre que quelque soit l’état de la couche de silicium des TFTs, la tension de
seuil varie linéairement avec la tension de la grille secondaire. De plus la dérive de la tension
de seuil est plus accentuée pour le TFT dont la couche de silicium est sans défaut. Cependant,
la courbe expérimentale présente deux pentes correspondant à la variation de la tension de seuil
M. L. SAMB et al /J. Sci. Vol. 16, N° 1 (Janvier 2016) 1-11
Page 8
des TFTs pour des valeurs négatives et positives respectivement de la tension de la grille
secondaire. Comme le montre la figure 7b, les caractéristiques de transfert correspondantes aux
valeurs de tension de la seconde grille de 3V et 7V présente les effets d’un second canal créé
lorsque la tension de la grille principale est négative.
Généralement l'effet de la face arrière conduit à l'apparition d'un second canal appelé effet de
"canal arrière". Les caractéristiques de transfert expérimentales d'un TFT bottom-gate et d'un
TFT top-gate avec un effet très important de canal arrière sont présentées dans la figure 18.
L’effet du canal arrière qui se manifeste par deux augmentations du courant de drain pour le
TFT bottom-gate, est dû à une très mauvaise passivation de la face supérieure. Pour le TFT topgate, l'effet du canal arrière n'apparaît que comme un épaulement lors de l'augmentation du
courant de drain. L’effet est dû ici à des charges positives fixes à l'interface arrière entre le
substrat et la couche active provenant probablement d’un nettoyage du substrat avant dépôt
non-optimisé. Pour les deux types de TFTs, la présence de charges fixes positives sur la face
arrière induit une accumulation d'électrons entraînant la formation d’un second canal.
-5
10
VDS= 1V
10
Drain Current (A)
Drain Current (A)
10
VDS= 1V
-6
-8
-7
10
-9
10
-11
10
(a)
10
-10
(b)
-13
-20
0
20
40
10
Gate Voltage(V)
0
5
Gate Voltage(V)
10
Figure 9 : (a) Caractéristique de transfert d’un µc-Si TFT bottom-gate très mal passivé (présentée avec l'accord de F.
Templier du LETI-France) (b) Transférer caractéristique de transfert d’un µC-Si TFT top-gate avec des charges fixes à
l'interface couche active substrat. Ces deux caractéristiques montrent deux pentes lors de la croissance du courant de
drain [8].
Dans le cas de nos TFTs à double grille, l’accumulation d’électrons qui provoque la formation
du second canal est due à la polarisation en tension positive (3V et 7V) de la grille arrière. Cette
effet est d’autant plus accentué que la tension appliquée est élevée. L’apparition de ce canal
donnera l’impression d’une diminution de la tension de seuil. Ici, l’impression d’apparition de
canal arrière n’est visible que sur le comportement des TFTs dont la couche active contient une
certaine densité de défauts. La figure 10 représente la tension de seuil en fonction de la tension
de la grille secondaire obtenue en annulant l’effet de canal arrière sur les caractéristiques de
transfert de la figure 7b. Elle ressemble plus à celle obtenue expérimentalement.
M. L. SAMB et al /J. Sci. Vol. 16, N° 1 (Janvier 2016) 1-11
Page 9
Tension de seuil en V
10,5
TTF 30 nm
VDS = 1 V
10,0
WTA = 22 meV ; WGA = 41 meV
9,5
9,0
8,5
8,0
7,5
-15
-10
-5
0
5
10
15
Tension de la grille du dessus en V
Figure 10 : Tension de seuil en fonction de la tension de la grille secondaire pour d’un TFTs avec une densité de défauts
(WTA= 22meV ; WGA= 41meV) dans sa couche de silicium
Par la suite, l’influence de la seconde grille sur un TFT dont la couche active est plus épaisse a
été simulée. Pour cela, il a été choisi un TFT à double grille de 200 nm d’épaisseur de couche
active et dont la couche de silicium contient une densité de défauts (WTA= 22meV ; WGA=
41meV). Puis, les caractéristiques de transfert correspondantes à des valeurs de la tension de la
grille secondaire de -7V, -3V, -1V, 0V, 1V, 3V, 7V sont représentées sur la figure 11.
Courant de drain en A
TFT 200 nm
VDS = 1 V
WTA = 22 meV ; WGA = 41 meV
1E-11
VGbas en V
0
1
-1
3
-3
7
-7
1E-13
-10
-5
0
5
10
15
20
Tension de la grille du dessus en V
Figure 11 : Caractéristiques de transfert en échelle semi-logarithmique d’un TFT 200 nm d'épaisseur de couche active et
pour différentes valeurs de la tension de la grille secondaire
M. L. SAMB et al /J. Sci. Vol. 16, N° 1 (Janvier 2016) 1-11
Page 10
La principale remarque est qu’il n’y a pas de déplacement de la caractéristique de transfert
lorsque la tension de la grille secondaire passe de -7 V à +7 V. Cependant, on constate que la
pente sous le seuil se détériore et que le courant à l’état bloquant augmente avec l’augmentation
en valeur absolue de la tension de la grille secondaire. Mais pour deux valeurs opposées de la
tension de grille secondaire, le courant à l’état bloquant est plus bas pour la valeur positive.
Ceci montre que l’épaisseur de la couche active des TFTs joue un rôle très important dans le
fonctionnement des transistors.
4. Conclusion
Dans ce travail, il a été montré à travers une étude expérimentale du comportement électrique
de transistors en couches minces (TFTs) à double grille, que la présence d’une seconde grille
sur les TFTs permet de faire un contrôle dynamique de leur tension de seuil et d’améliorer dans
certaines conditions leur pente sous le seuil. Une simulation électrique sous SILVACO de TFTs
ayant une double grille a permis de confirmer les observations expérimentales concernant le
contrôle de la tension de seuil. Elle a aussi permis de montrer que cette effet est d’autant plus
important que l’épaisseur de la couche active des TFTs est faible. De plus, les caractéristiques
de transfert des TFTs ayant une couche active épaisse sont détériorées par la polarisation de la
seconde grille.
Références
[1] TROCCOLI M-N, ROUDBARI A-J, CHUANG T-K, HATALIS M-K., « Polysilicon TFT
circuits on flexible stainless steel foils Solid State Electron », 2006 ; 50:1080–1087.
[2] JANFAOUI S, KANDOUSSI K, BELARBI K, SIMON C, COULON N, CRAND S,
« Electrical and mechanical behaviors of micro crystalline TFTs deposited on PEN », et al. ECS Trans
2010; 33(5) : pp 217-225.
[3] Y. LIU, M. MASAHARA, K. ISHII, T. SEKIGAWA, H. TAKASHIMA, H. YAMAUCHI, E.
SUZUKI, « a hight-threshold voltage-controllable 4T FinTFT with an 8.5-nm-thick Si-fin channel »,
IEEE Electron Dev. Lett. 25(7), 510-512 (2004)
[4] O.K.B. LUI, M.J. QUINN, S. W-B. TAM, T.M. BROWN, P. MIGLIORATO, H. OSHIMA
« Investigation of the Low Field Leakage Current Mechanism in Polysilicon TFT’s », IEEE ED45, pp.
213-217 (1998)
[5] M.L. SAMB, E. JACQUES, K. BELARBI, N. COULON, L. PICHON, T. MOHAMMEDBRAHIM "μc-Si TFT with very thin active layer, a SOI-FET", 2012 MRS Spring Meeting, États-Unis
(2012)
[6] SUZUKI T, OSAKA Y, HIROSE M. "theoretical interpretations of the gap amorphous
semiconductors,", Jpn J Appl Phys, Vol. 21, n° 3, p. L159–161, 1982.
[7] MOHAMMED-BRAHIM T. Invited paper. In: Proc. active matrix flat panel displays 2012, Kyoto,
Japan, July 4–6. p. 316.
[8] M. L. SAMB, E. JACQUES, K. KANDOUSSI, K. BELARBI, N. COULON AND T.
MOHAMMED-BRAHIM "Beneficial Effect of Very Thin Active Layer on the Performance of
Microcrystalline Silicon TFTs", ECS Trans. 2012 volume 49, issue 1, 59-67
M. L. SAMB et al /J. Sci. Vol. 16, N° 1 (Janvier 2016) 1-11
Page 11