modelisation de transistors en couches minces (tfts) a double grille

M. L. SAMB et al /J. Sci. Vol. 16, N° 1 (Janvier 2016) 1-11 Page 1
Abstract :
Modeling of double gate thin film transistors
TFTs based on microcrystalline silicon and
fabricated at low temperature is shown.
Firstly, an experimental study of the effect of
the presence of the second gate on the electrical
behavior of thin film transistors (TFTs) having a
thin active layer based on microcrystalline silicon,
fabricated at very low temperature (<180 ° C), is
presented. This study showed that the application
of a potential to the second gate allows a dynamic
control of the threshold voltage of the TFTs and
could also lead to an improvement of the
subthreshold slope.
Thereafter, a numerical simulation of double
gate TFTs is shown. It shows that the effect of the
polarization of the second gate is much more
pronounced for TFTs having thin thicknesses of
active layers. The effect of polarization of the
second gate on TFTs having a thick active layer is
felt especially by an increase of the off current.
Résumé :
Une modélisation de transistors en couches minces
TFTs en technologie silicium microcristallin basse
température et ayant une double grille est présentée.
Dans un premier temps, une étude expérimentale
de l'effet de la présence de la seconde grille sur le
comportement électrique de transistors en couches
minces (TFTs) ayant une fine couche active à base de
silicium microcristallin, fabriqués à très basse
température (<180 °C), est présentée. Cette étude a
montré que l’application d’un potentiel à la seconde
grille permet de faire un contrôle dynamique de la
tension de seuil des TFTs et pourrait aussi conduire à
une amélioration de leur pente sous le seuil.
Par la suite, une simulation de TFTs ayant une
double grille est présentée. Elle montre que l’effet de
la polarisation de la seconde grille est beaucoup plus
accentué pour les TFTs ayant de fines épaisseurs de
couches actives. Pour une couche active épaisse l’effet
de la polarisation de la seconde grille se fait ressentir
surtout par une augmentation du courant à l’état
bloquant.
Keyword : Thin film transistor, double gate,
microcrystalline silicon
Mots clés : Transistor en couches minces, double
grille, silicium microcristallin
MODELISATION DE TRANSISTORS EN COUCHES MINCES
(TFTS) A DOUBLE GRILLE UTILISANT LA TECHNOLOGIE
SILICIUM MICROCRISTALLIN TRES BASSE TEMPERATURE
M. L. Samba,b, A. S. Maigac, T. Mohammed-Brahimb, G. Sissokoa.
aLASES-FST, Université Cheikh Anta Diop, Dakar, Sénégal
bDMM-IETR, UMR CNRS 6164, Université de Rennes 1, Bat. 11B, Campus de
Beaulieu, F-35042 Rennes Cedex, France
cLEITER, Université Gaston Berger, Saint-Louis, Sénégal
Journal des Sciences
I.S.S.N 0851 – 4631

M. L. SAMB et al /J. Sci. Vol. 16, N° 1 (Janvier 2016) 1-11 Page 2
1. Introduction
L’électronique grand surface sur verre est maintenant bien établie. Il a été et est surtout
la base de l'industrie des écrans plats d’affichage. Cependant, de nouveaux besoins de systèmes
portables, légers, autonomes pouvant épouser toutes les formes sont à la base du développement
de l'électronique sur substrat flexible. En effet, depuis quelques années, plusieurs travaux de
recherches sont menés pour l'élaboration de produits électroniques souples [1-2].
Le dispositif de base dans cette électronique est le Transistor en Couche Mince (TCM)
autrement appelé Thin Film Transistor (TFT). Comme le montre son nom, un TCM est constitué
par un empilement de couches minces d’isolants et de semi-conducteurs qui sont déposées par
différentes techniques de dépôt chimique en phase vapeur (CVD) et dépôt en phase physique
(PVD). Le matériau actif de ces transistors est un film semi-conducteur mince qui est déposé à
basse température. Dans le dispositif conditions expérimentales, la structure de cette couche
n’est pas monocristalline. De cette manière, la bande interdite contient beaucoup d'états permis
qui se comportent comme des pièges à électrons et trous. La conduction électrique est affectée
par ces états permis et des paramètres électriques des transistors sont plus faibles que prévu.
Beaucoup d'efforts sont faits dans l'amélioration de la qualité du matériau. Cependant, la dérive
de la tension de seuil des TFTs durant leur fonctionnement reste un inconvénient majeur.
Dans ce travail, après une confirmation expérimentale de l’effet de la présence d’une seconde
grille sur le contrôle de la tension de seuil et l’amélioration de la pente sous le seuil des TMCs,
nous présentons une simulation numérique sous SILVACO de transistors en couches minces
(TFTs) à double grille utilisant la technologie silicium microcristallin très basse température.
2. Etude expérimentale
Pour analyser expérimentalement l’effet de la présence d’une seconde grille, des TFTs ayant
une double grille sont fabriqués et caractérisés. La structure de ces TFTs est représentée dans
la figure 1. L’épaisseur de la couche active est 50nm. L’isolant de grille inférieure (BG) est du
nitrure de silicium de 300 nm d’épaisseur. L’isolant de grille supérieure (TG) est de l’oxyde de
silicium de 160 nm d’épaisseur, déposé par pulvérisation RF sans chauffage du substrat. Les 2
grilles sont indépendantes et peuvent ainsi être polarisées séparément. La faible épaisseur de la
couche active va nous permettre d’étudier l’effet de ces 2 grilles sur le fonctionnement du
transistor.
Figure 1 : Structure de TFT à double grille en haut (TG) et en bas (BG)
S
TG
D
BG
µ
-
Si
Silicon
nitride
N
-
doped
µ
-
Si
Al
Silicon
dioxide
STG
BG
D
µc-Si non-dopé
µc-Si dopé N
S
TG
D
BG
µ
-
Si
Silicon
nitride
N
-
doped
µ
-
Si
Al
Silicon
dioxide
Nitrure de Silicium
Oxydede Silicium
Aluminium

M. L. SAMB et al /J. Sci. Vol. 16, N° 1 (Janvier 2016) 1-11 Page 3
La figure 2 montre la caractéristique de transfert courant de drain IDS en fonction de la
tension sur la grille inférieure à différentes valeurs fixées de la tension sur la grille supérieure
et à une tension drain-source de +1V.
Figure 2 : Caractéristique de transfert courant de drain IDS en fonction de la tension sur la grille inférieure à différentes
valeurs fixées de la tension sur la grille supérieure et à une tension drain-source de +1V
L’effet de la tension de grille opposée est nettement mis en évidence par le déplacement de la
caractéristique vers les tensions négatives quand cette tension de grille supérieure varie de
valeurs négatives vers des valeurs positives. Une saturation du déplacement est cependant
visible quand la tension de grille supérieure est trop positive. Ce déplacement peut être quantifié
à partir de la variation de la tension de seuil, présentée dans la figure 3.
Le déplacement est linéaire avec une pente importante pour les tensions de grille supérieure
négatives. Cette pente importante montre l’interaction importante entre les 2 grilles due en
grande partie à la faible distance (faible épaisseur de couche active) entre elles. Une explication
possible est que la couche active est bien désertée quand une tension négative fixée est
appliquée à la grille supérieure. Quand on trace la caractéristique de transfert IDS-VGBG, le canal
se forme sur la région inférieure de la couche active tenant compte de cet état de désertion de
la couche. Quand la tension supérieure devient moins négative, la désertion est moins
importante et le canal se forme pour des tensions inférieures plus faibles.
Quand la tension supérieure devient positive, une accumulation d’électrons se forme à
l’interface supérieure. Le couplage entre les 2 interfaces est alors moins important et la tension
de seuil devient moins dépendante de la tension supérieure.
-20 -10 0 10 20 30 40
10-13
10-11
10-9
10-7
IDS (A)
Tension sur la grille inférieure VGBG (V)
-15V
Tension sur la
grille supérieure VGTG
+15V
-20 -10 0 10 20 30 40
10-13
10-11
10-9
10-7
IDS (A)
Tension sur la grille inférieure VGBG (V)
-15V
Tension sur la
grille supérieure VGTG
+15V

M. L. SAMB et al /J. Sci. Vol. 16, N° 1 (Janvier 2016) 1-11 Page 4
Figure 3 : Déplacement de la tension de seuil, déterminée à partir de la caractéristique de transfert IDS-tension de grille
inférieure VGBG, en fonction de la tension appliquée sur la grille supérieure VGTG.
L’efficacité du couplage entre les 2 grilles, mesurée par la pente de la variation de la tension de
seuil avec la tension sur la grille opposée, est du même ordre de grandeur que ce que l’on trouve
avec les SOI Fin-FETs [3]. Cette similitude est assez étonnante quand on sait que le matériau
des SOI Fin-FETs est du silicium monocristallin et que celui de nos TFTs est du silicium
microcristallin contenant par nature un grand nombre de défauts électriquement actifs qui
peuvent bloquer le champ électrique. Une possible explication à cette similitude pourrait être
cherchée à travers l’effet de la très faible distance entre les 2 grilles qui peut amoindrir l’effet
du champ induit par les défauts. Pour mieux comprendre leur fonctionnement, une simulation
des TFTs à double grille est présentée dans le paragraphe suivant.
3. Simulation numérique sous SILVACO des TFTs à double grille
3.1 Modèle physique du matériau silicium microcristallin utilisé pour la
simulation des propriétés électriques des TFTs
Le matériau de base de nos TFTs étant du silicium microcristallin, la couche active contient un
nombre de défauts électriquement actifs qui vont influer sur les caractéristiques des transistors.
Si on considère la taille des grains formant le matériau, qui est inférieure à 50 nm, et la taille
du canal des transistors, typiquement de largeur 100 µm et de longueur 20 µm, le nombre de
grains dans le canal peut être traité de façon statistique. Enfin si l’on considère les joints de
grain comme le siège des défauts, nous pouvons considérer une répartition uniforme des défauts
dans le canal. La couche active en silicium microcristallin sera alors considérée dans la suite
formée d’un matériau homogène contenant une répartition uniforme de défauts électriquement
actifs. Il est alors possible de rapprocher la distribution énergétique de ces derniers dans la
bande interdite de celle des défauts dans le silicium amorphe. Cependant, considérant avec
d’autres auteurs [4] les niveaux de concentration de défauts dans les états profonds, il est
possible de simplifier la distribution des états de défauts du silicium amorphe en remplaçant les
gaussiennes par des exponentielles. La distribution de la densité de défauts à l'intérieur de la
bande interdite peut être alors représentée par 4 exponentielles :
-10 -5 0 5 10
-4
-2
0
2
4
6
8
Tension de seuil VTHinférieure (V)
Tension de grille supérieure VGTG (V)
Pente=0.64

M. L. SAMB et al /J. Sci. Vol. 16, N° 1 (Janvier 2016) 1-11 Page 5
- 2 exponentielles décroissantes à partir du minimum de la bande de conduction Ec et du
maximum de la bande de valence Ev, qui représentent la queue de bande de conduction
() et la queue de bande de valence () respectivement.
  (1)
  (2)
NTA est la densité d'états de la bande de conduction Ec et WTA est la pente de
l'exponentielle qui décrit la densité d'états dans la queue de bande conduction.
NTD est la densité d'états de la bande de valence Ev et WGA est la pente de
l'exponentielle qui décrit la densité d'états dans la queue de bande de valence.
- 2 exponentielles décroissantes vers le milieu de la bande interdite, représentant les
niveaux de défauts profonds
  (3)
  (4)
NGA est la densité d'états profonds de la bande de conduction Ec. WGA est la pente de
l'exponentielle qui décrit la densité d'états profonds dans la moitié supérieure de l'intervalle de
bande interdite. De même, NGD est la densité d'états profonds à Ev. GTD est la pente de
l'exponentielle que décrit la densité d'états profonds dans la moitié inférieure de l'intervalle de
la bande interdite. La figure 4 représente la nouvelle configuration de la distribution des états
de défauts dans la bande interdite.
Figure 4 : Distribution de la densité des états dans la bande interdite du silicium [4, 5]
0 0.2 0.4 0.6 0.8 1.0
1015
1017
1019
1021
Densityof Sates (eV-1cm-3)
Energy (eV)
EC
EV
WGA WGD
WTA WTD