Le système Avalon

Chapitre II-2 :
Chapitre II-2 :
Conception SoPC (Altera)
Conception SoPC (Altera)

Plan
Plan
1.
1. Processeurs embarqués : conception conjointe Processeurs embarqués : conception conjointe
2.
2. System on Programmable Chip = System on Programmable Chip =
1.
1. Systèmes à base de Nios-II Systèmes à base de Nios-II
2.
2. Le bus système Avalon Le bus système Avalon
3.
3. Les périphériques on-chip Les périphériques on-chip

1. Processeurs
1. Processeurs
embarqués, vers le
embarqués, vers le
codesign
codesign

Processeurs embarqués
Processeurs embarqués
Bloc IP : Soft core
Bloc IP : Soft core
Propriétaire
Propriétaire : format netlist, FPGA dependant : format netlist, FPGA dependant
Microblaze (Xilinx), Nios (Altera)
Microblaze (Xilinx), Nios (Altera)
Libre
Libre : format VHDL, FPGA independant : format VHDL, FPGA independant
Leon, OpenRISC, F-CPU
Leon, OpenRISC, F-CPU
Architectures 32 bits, Harvard, RISC
Architectures 32 bits, Harvard, RISC
Circuit implanté sur support : hardcore
Circuit implanté sur support : hardcore
classique
classique

Architectures de traitement utilisées
Architectures de traitement utilisées
dans l’embarqué
dans l’embarqué