5
2. Constitution d'une BVP
BVP désigne une Boucle à Verrouillage de Phase (PLL en anglais pour Phase Lock Loop). Une BVP
est constituée de trois éléments : un détecteur de phase, un filtre passe-bas et un oscillateur contrôlé en
tension (figure 8).
Figure 8 : constitution d'une BVP
uE et uR sont les deux signaux d'entrée du détecteur de phase, uD son signal de sortie, uF le signal de
sortie du filtre et uS le signal de sortie de la BVP. Dans le cas d'un retour unitaire, on a uS = uR.
Le détecteur de phase permet de construire un signal dont la valeur moyenne est fonction du
déphasage entre les deux signaux d'entrée. Cela suppose naturellement que leur fréquence soit égale.
On distingue plusieurs détecteurs de phase :
le multiplieur, dans le cas de signaux sinusoïdaux,
le OU exclusif dans le cas de signaux numériques : c'est le plus simple mais nécessite des signaux
à rapport cyclique ½,
la bascule RS, dans le cas de signaux numériques à rapport cyclique quelconque,
et le détecteur séquentiel à trois états, toujours pour des signaux numériques. C'est le plus
complexe, un paragraphe complet sera consacré à l'étude d'une BVP utilisant un tel détecteur de
phase.
Le filtre passe-bas permet de récupérer la valeur moyenne du signal de sortie du détecteur de phase.
uF est donc proportionnelle à la valeur moyenne de uD.
Le dernier bloc est un oscillateur contrôlé en tension : sa fréquence de sortie est fonction de sa tension
d'entrée, c'est-à-dire de la tension uF (figure 9) . On le note OCT pour Oscillateur Contrôlé en tension,
mais plus couramment VCO (Voltage Control Oscillator).
Figure 9 : exemple de caractéristique d'un VCO
On a vu que, lorsque la boucle est verrouillée, la fréquence du signal de sortie est égale à la fréquence
du signal d'entrée (fS = fE). Dans le cas d'un retour unitaire, on en déduit que fR = fE. Autrement dit, une
boucle est verrouillée lorsque la fréquence des deux signaux à l'entrée du détecteur de phase est égale.
C'est ce qu'il faut retenir en premier pour définir l'état verrouillé d'une BVP. Naturellement, on aura
l'occasion d'expliquer comment cet état est obtenu.
Dans le cas où un diviseur de fréquence est placé dans la boucle de retour (figure 10), on obtient fS
= N.fE. En effet, une boucle verrouillée est caractérisée par fE = fR. Le diviseur de fréquence imposant
fR = fS / N, on en déduit fS = N.fE, N étant un nombre entier.