Boucle à verrouillage de phase
F. Pépin
1. Objectifs d'une boucle à verrouillage de phase page 2
2. Constitution d'une BVP page 5
3. Notation et rappels page 6
4. Étude d'un détecteur de phase : le multiplieur page 8
5. Le VCO page 10
6. Régime statique de la boucle à verrouillage avec un multiplieur page 11
7. Boucle à verrouillage de phase numérique page 19
8. Régime dynamique d'une boucle à verrouillage de phase page 24
9. Boucle à verrouillage de phase à détecteur séquentiel à trois états page 33
10. Exemples d'application d'une boucle à verrouillage de phase page 43
2
Boucle à verrouillage de phase
1. Objectifs d'une boucle à verrouillage de phase
La boucle à verrouillage de phase est une fonction largement utilisée en électronique. C'est un
système à une entrée, notée uE, et une sortie notée uS (figure 1).
Figure 1 : entrée et sortie d'une BVP
Ces deux signaux peuvent être numériques (créneaux de 0 à Vcc, à rapport cyclique ½ ou différent
de ½), ou sinusoïdaux.
L'information à considérer est la fréquence de ces signaux. Lorsque la boucle est dite verrouillée, la
fréquence de sortie est égale à la fréquence d'entrée (fS = fE). Il s'agit donc d'un asservissement de
fréquence, ou plus généralement de phase. L'objectif est d'asservir la fréquence d'un oscillateur local,
c'est-à-dire d'un oscillateur présent dans la boucle à verrouillage de phase, à celle d'un oscillateur
extérieur, le signal d'entrée.
Une telle fonction se retrouve par exemple dans les récepteurs FM, dans les décodeurs TV
numériques ou dans les téléphones portables. Le paragraphe 10 sera consacré à la présentation de
quelques applications utilisant une boucle à verrouillage de phase.
Pour illustrer l'intérêt de cette fonction, prenons le cadre de l'enregistrement magnétique. Un disque
dur est constitué d'un empilement de plateaux (figure 2) recouvert d'une couche d'oxyde magnétique et
tournant à vitesse constante. L'enregistrement est effectué sur des pistes concentriques (figure 3), par
l'intermédiaire de têtes magnétiques (figure 4).
Figure 2 : constitution d'un disque dur
Figure 3 : pistes sur un plateau d'un disque dur
Le principe de l'enregistrement magnétique repose sur le changement du sens de l'aimantation
magnétique (figure 4) provoqué par le signe du courant électrique dans la tête magnétique. Ainsi, au
moment de la lecture, on retrouve sur la tension aux bornes de la tête magnétique une impulsion à chaque
changement du sens de l'aimantation, celle-ci étant conservée par rémanence.
3
Figure 4 : principe de l'enregistrement magnétique (écriture et lecture)
L'objectif est naturellement de mémoriser une information binaire, sous la forme d'une suite d'octets.
On utilise pour cela un codage, dont le but est de permettre au contrôleur de disques la récupération de
ces octets. Il lui faut pour cela connaître la fréquence d'horloge utilisée à l'écriture. Un codage très simple
consiste à coder, en plus des octets de données, la fréquence d'horloge. La limite technologique étant la
densité de changement du sens de l'information magnétique, un codage couramment utilisé pour les
disques souples est décrit dans la figure 5.
Figure 5 : codage"modulation de fréquence modifiée" (MFM), ou double densité
Le principe de ce codage est de provoquer un changement du sens de l'aimantation magnétique au
milieu de chaque période binaire lorsque le bit à coder est égal à 1, et entre deux périodes binaires
correspondant à deux bits consécutifs égaux à 1. A la lecture, le signal sera constitué d'une succession
d'impulsions positives et négatives. Le contrôleur de disque doit donc, à partir de ce signal remis en
forme, en déduire les bits de données, son premier travail étant de récupérer la fréquence d'horloge à
partir de ce seul signal. Celui-ci sera l'entrée d'une boucle à verrouillage de phase conçu pour se
verrouiller sur la fréquence d'horloge. La fréquence du signal de sortie de la boucle sera ainsi égale à la
fréquence d'horloge utilisée pour l'écriture des données, cette fréquence étant présente dans le spectre
du signal.
4
Les disques durs utilisent un codage plus complexe (codage R2L), permettant de coder un plus grand
nombre d'octets sur une piste. La figure 6 donne le principe de codage. On note que pour un ensemble
de 8 bits à coder, le codage MFM utilise six changements du sens de l'aimantation magnétique, alors
que le codage R2L ne va en utiliser que trois. Une boucle à verrouillage de phase sera aussi utilisée pour
détecter la fréquence d'horloge présente dans ce codage.
Figure 6 : comparaison entre le codage MFM et R2L
Une autre application de la boucle à verrouillage de phase concerne la synthèse de fréquence. Un
oscillateur à quartz permet de produire un signal de fréquence stable et connue de façon précise. Un
signal de fréquence variable peut être produit par une boucle à verrouillage de phase par l'intermédiaire
d'un diviseur de fréquence. La fréquence de sortie sera égale à N fois la fréquence d'entrée (fS = N.fE),
N étant un nombre entier.
La possibilité de multiplier une fréquence se retrouve dans les microcontrôleurs 32 bits. Le cœur de
tels processeurs peuvent fonctionner à des fréquences de plusieurs centaines de MHz. Par contre, la
fréquence du quartz externe au microcontrôleur est limitée à quelques dizaines de MHz. Une boucle à
verrouillage de phase permet de multiplier la fréquence du quartz pour produire l'horloge du coeur. La
figure 7 donne le schéma bloc de l'horloge dans le composant BF533 d'Analog device.
Figure 7 : horloge du BF533
CLKIN est le signal produit par un oscillateur à quartz. CCLK est le signal d'horloge du coeur, SCLK
est celle des périphériques. Le fonctionnement de cet ensemble est paramétré par le contenu de registres,
permettant par exemple de définir le taux de division dans la boucle de retour de la boucle à verrouillage
de phase (MSEL), ce qui permet de fixer la fréquence de sortie de la boucle.
5
2. Constitution d'une BVP
BVP désigne une Boucle à Verrouillage de Phase (PLL en anglais pour Phase Lock Loop). Une BVP
est constituée de trois éléments : un détecteur de phase, un filtre passe-bas et un oscillateur contrôlé en
tension (figure 8).
Figure 8 : constitution d'une BVP
uE et uR sont les deux signaux d'entrée du détecteur de phase, uD son signal de sortie, uF le signal de
sortie du filtre et uS le signal de sortie de la BVP. Dans le cas d'un retour unitaire, on a uS = uR.
Le détecteur de phase permet de construire un signal dont la valeur moyenne est fonction du
déphasage entre les deux signaux d'entrée. Cela suppose naturellement que leur fréquence soit égale.
On distingue plusieurs détecteurs de phase :
le multiplieur, dans le cas de signaux sinusoïdaux,
le OU exclusif dans le cas de signaux numériques : c'est le plus simple mais nécessite des signaux
à rapport cyclique ½,
la bascule RS, dans le cas de signaux numériques à rapport cyclique quelconque,
et le détecteur séquentiel à trois états, toujours pour des signaux numériques. C'est le plus
complexe, un paragraphe complet sera consacré à l'étude d'une BVP utilisant un tel détecteur de
phase.
Le filtre passe-bas permet de récupérer la valeur moyenne du signal de sortie du détecteur de phase.
uF est donc proportionnelle à la valeur moyenne de uD.
Le dernier bloc est un oscillateur contrôlé en tension : sa fréquence de sortie est fonction de sa tension
d'entrée, c'est-à-dire de la tension uF (figure 9) . On le note OCT pour Oscillateur Contrôlé en tension,
mais plus couramment VCO (Voltage Control Oscillator).
Figure 9 : exemple de caractéristique d'un VCO
On a vu que, lorsque la boucle est verrouillée, la fréquence du signal de sortie est égale à la fréquence
du signal d'entrée (fS = fE). Dans le cas d'un retour unitaire, on en déduit que fR = fE. Autrement dit, une
boucle est verrouillée lorsque la fréquence des deux signaux à l'entrée du détecteur de phase est égale.
C'est ce qu'il faut retenir en premier pour définir l'état verrouillé d'une BVP. Naturellement, on aura
l'occasion d'expliquer comment cet état est obtenu.
Dans le cas un diviseur de fréquence est placé dans la boucle de retour (figure 10), on obtient fS
= N.fE. En effet, une boucle verrouillée est caractérisée par fE = fR. Le diviseur de fréquence imposant
fR = fS / N, on en déduit fS = N.fE, N étant un nombre entier.
1 / 48 100%
La catégorie de ce document est-elle correcte?
Merci pour votre participation!

Faire une suggestion

Avez-vous trouvé des erreurs dans linterface ou les textes ? Ou savez-vous comment améliorer linterface utilisateur de StudyLib ? Nhésitez pas à envoyer vos suggestions. Cest très important pour nous !