
RESUME
Depuis 19C5, la loi de Moore, loi de doublement du nombre de transistors dans une puce
tous les deux ans, n’a jamais ete eontredite. II faut attendre septembre 2007 pour que son
invent eur lui-meme, Gordon Moore, ne la considere plus valide et estime sa fin dans les dix
a quinze ans a venir. Le probleme des limites physiques de la teehnologie CMOS actuelle est
alors aujourd’hui pose : jusqu’ou la m iniaturisation peut-elle continuer? Combien d ’atomes
faut-il pour faire un transistor fonctionnel ? Y-a t'il d ’autres materiaux que les semi-
conducteurs qui perrnettraient d'aller au dela des limites physiques, ou encore d’autres
moyens de coder rinform ation de facon plus efficace?
La teehnologie des transistors a un electron (SET. Single Electron Transistor) est une des
solutions possible et semble ties prometteuse. Bien souvent cantonne a un fonetionnement
bien en dessous de la temperature ambiante. les premiers SETs metalliques demontrant
un earactere typique de blocage de Coulomb a des temperatures depassant 130 °C sont, une
des premieres reussites du projet « SEDIMOS » ici a l’Universite de Sherbrooke.
Veritable couteau-suisse, le SET presente des caracteristiques electriques qui vont au dela
de la teehnologie CMOS actuelle tout en pouvant copier cette derniere sans grande dif-
liculte. Dans un circuit, il faut cependant lui adresse certains problemes tel qu’un faible
courant de commande, un faible gain en tension et un delai im portant. Mais tous ces
aleas peuvent etre cependant contournes ou reduits par une conception adaptee de ces
circuits. Cependant, il existe une difficulte a fabriquer de multiples SETs ayant des carac
teristiques electriques similaires. En outre, les circuits peuvent exiger des SETs avee un
liaut niveau de performance. Souhaitant repousser les limites actuelles de la logique SET,
le but de cette maitrise est de realiser un inverseur SET developpant principalement les
deux caracteristiques critiques mentionnees dans le paragraphe precedent. Sous un travail
a temperature ambiante, voir superieur, l ’inverseur devra developper un gain en tension
superieur a Tunite.
Les SET metalliques presentes dans ce travail sont fabriques sur un substrat de silicium
oxyde par oxydation seche. Le procede de fabrication utilise est cependant compatible
avee Turfite de fabrication finale du CMOS, Back End of Line (BEOL). Un cout reduit,
un faible bilan thernfique, et une amelioration de la densite d ’integration dans le cadre
d’une production de masse de circuits hautement integres rendent ce procede de fabrication
ties attrayant.
L ’objectif principal de cette maitrise peut etre divise en 3 parties : (1) L ’etude des pa-
rametres electriques tels que les tension, gain, capacite d ’attaque et puissance du circuit
inverseur SET, (2) Tamelioration des performances de la logique SET grace a la m odifi
cation des parametres physiques des SETs et de Tarchitecture de leurs circuits et (3) la
presentation des resultats de mesures electriques.
Mots-cI6s : Tr-ansistor monoelectronique, inverseur, gain en tension, logique complemen-
taire, hysteresis, empilement serie