Introduction à la CAO des circuits intégrés LAYOUT Introduction à la

F.CAIGNET
CAO des circuits intégrés – MEEA
Introduction à la CAO des circuits
intégrés
LAYOUT
Introduction à la CAO des circuits
intégrés
LAYOUT
Fabrice CAIGNET
LAAS - CNRS
[email protected]
http://www.laas.fr/~fcaignet

F.CAIGNET
CAO des circuits intégrés – MEEA
I. Introduction sur la conception au niveau Layout
II. La technologie CMOS (rappel)
III. Règles de dessin
IV. Impact des interconnections
Plan du Cours d’introduction
Plan du Cours d’introduction

F.CAIGNET
CAO des circuits intégrés – MEEA
Introduction à la conception au niveau « layout »
Introduction à la conception au niveau « layout »
Technologie 100%
CMOS
Technologie 100%
CMOS
Technologie 50%
CMOS
Technologie 50%
CMOS

F.CAIGNET
CAO des circuits intégrés – MEEA
Introduction à la conception au niveau « layout »
Introduction à la conception au niveau « layout »
Photographie du Pentium IV
Vue de la structure d’un Circuit
intégré
Dimension :
Nb de transistor: 100M
Technologie : CMOS 0.13µm
Photographie du Pentium IV
Vue de la structure d’un Circuit
intégré
Dimension :
Nb de transistor: 100M
Technologie : CMOS 0.13µm

F.CAIGNET
CAO des circuits intégrés – MEEA
•Évolution Lythographique
Introduction à la conception au niveau « layout »
Introduction à la conception au niveau « layout »
Longueur de
canal
La technologie est définie par
la lithographie, ce qui
correspond à la taille de
canal minimale réalisable
La technologie est définie par
la lithographie, ce qui
correspond à la taille de
canal minimale réalisable