Analyse statique du timing - Page Web de Camille Leroux

1
Module EN329/ME339
Conception d’ASICs numériques
Année 2013-2014 / Camille LEROUX

Comprendre les problématiques liées à l’intégration de
circuits numériques (complexité, temps de propagation,
interconnexion, conso de puissance, …)
Savoir manipuler la logique CMOS (conception et analyse
au niveau logique, utilisation des modèles RC)
Savoir dissocier l’architecture de la cible technologique
(ASIC, FPGA, Processeur à jeux d’instructions,…)
Références:
Lecture from Prof. Chris Terman (MIT)
CMOS VLSI Design, A circuits and Systems Perspective, N. Weste and
D. Harris, 3rd Edition, 2004 Addison Wesley, ISBN : 0-321-16900-7
2
Objectifs du module

-Introduction
Evolution circuits intégrés numériques (CIN)
Logique CMOS statique (révision)
Classification des CINs
-Contraintes technologiques dans les CIN
Temps de propagation – portes logiques
Les interconnexions
L’arbre d’horloge
Analyse statique du timing
Consommation de puissance et d’énergie
Flot de conception cellules standards
3
Plan du cours

Evolution des circuits intégrés
numériques
• Tube à vide
• 1904: A. Fleming, Tube à vide
Diode
• 1906: Lee De Forest, Triode
• 1946: Premier calculateur électronique
ENIAC (Electronic Numeral Integrator and
Calculator)
- 17468 tubes électroniques,
- 1500 relais,
- 10m X 15m
- 30 tonnes,
- 150 KW,
- 5000 additions par seconde.
4

Evolution des circuits intégrés
numériques
• Transistor à pointe
• 1947: Bell Lab,
• Bardeen, Brattain, Shockley. Nobel
en 1958
• 1961 Premier circuit intégré
monolithique
- Set/Reset Flip-Flop
- 4 transistors
5