INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL

13
INTRODUCTION AU TRAITEMENT
NUMÉRIQUE DU SIGNAL
APERÇU DU CHAPITRE
13–1
Concepts de base du traitement numérique
du signal
13–2
Conversion de signaux analogiques sous forme
numérique
13–3
13–4
13–5
Méthodes de conversion analogique-numérique
Processeur de signal numérique (DSP)
Méthodes de conversion numérique-analogique
OBJECTIFS DU CHAPITRE
■
Nommer les éléments essentiels d’un système de traitement
numérique du signal.
■
Expliquer comment convertir des signaux analogiques sous
forme numérique.
■
Discuter du rôle du filtrage.
■
Décrire un processus d’échantillonnage.
■
Expliquer l’utilité d’une conversion analogique-numérique.
■
Décrire le fonctionnement d’un convertisseur analogiquenumérique (CAN).
■
Discuter de concepts de base d’un processeur de signal
numérique (DSP).
■
Décrire l’architecture d’un processeur de signal numérique.
■
Nommer différentes fonctions effectuées par un processeur de
signal numérique.
■
Décrire l’utilité d’une conversion numérique-analogique.
■
Décrire le fonctionnement d’un convertisseur numériqueanalogique (CNA).
TERMES CLÉS
■
■
■
Convertisseur
analogique-numérique
(CAN)
Processeur de signal
numérique (DSP)
Convertisseur
numérique-analogique
(CNA)
■
Échantillonnage
■
Fréquence de Nyquist
■
Distorsion de repliement
(aliasing)
■
Quantification
■
Cœur de DSP
■
MIP/s
■
Mégaflops
■
MMAC/s
■
Traitement pipeline
■
Extraction
■
Décodage
■
Exécution
INTRODUCTION
Le traitement numérique du signal est une technologie de
pointe utilisée à vaste échelle dans nombre d’applications
comme dans les automobiles, les appareils domestiques,
industriels, médicaux ou militaires, la reproduction d’images,
les télécommunications, l’instrumentation et bien d’autres.
Le traitement numérique du signal fait appel aux
mathématiques, à la programmation logicielle et à du
matériel informatique de traitement pour manipuler des
signaux analogiques. Il peut servir à améliorer la qualité
d’images, à compresser des données pour un stockage ou
des transmissions plus efficaces, dans la synthèse de la parole,
pour la reconnaissance vocale et ainsi de suite.
Ce chapitre présente un aperçu des nombreuses
possibilités du traitement numérique du signal. Une étude
approfondie de ce sujet nécessiterait beaucoup plus qu’un
simple chapitre; c’est pourquoi nous vous proposons une
liste d’ouvrages dédiés au traitement numérique du signal à
la fin de ce chapitre. Vous pouvez également obtenir les
données et fiches techniques des composants de la famille
TMS320 sur le site Web de Texas Instruments à www.ti.com,
de même que sur des processeurs de signaux numériques à
www.motorola.com et www.analogdevices.com.
CIRCUITS LOGIQUES À FONCTION FIXE
ADC0804
PROCESSEURS DE SIGNAUX NUMÉRIQUES
TMS320C62xx TMS320C64xx TMS320C67xx
743
744
■
13–1
INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL
CONCEPTS DE BASE DU TRAITEMENT NUMÉRIQUE DU SIGNAL
Le traitement numérique du signal permet de convertir des signaux captés sous leur
forme analogique naturelle (sons, vidéo et informations de détecteurs) en données
numériques et incorpore des techniques de correction et de modification des données
de signaux analogiques pour différentes applications.
Après l’étude de cette section, vous pourrez
Définir un convertisseur analogique-numérique (CAN) ■ Définir un processeur
de signal numérique (DSP) ■ Définir un convertisseur numérique-analogique (CNA)
■ Dessiner le schéma de principe d’un système de traitement numérique du signal
■
Un système de traitement numérique du signal convertit d’abord des données analogiques en une suite de niveaux distincts. La forme graphique d’une telle séquence de
niveaux représentant les variations du signal analogique ressemble à un escalier, comme le
montre la figure 13–1. Le processus de modification du signal analogique en une approximation « en escalier » est accompli par un circuit échantillonneur bloqueur.
FIGURE 13–1
Maintien
Signal analogique original
(onde sinusoïdale) et son
approximation « en escalier ».
Échantillon
FIGURE 13–2
Schéma de principe d’un système de
traitement numérique du signal.
Signal
analogique
Filtre antirepliement
Chaque niveau maintenu est
converti en un code binaire
par le CAN.
L’approximation en forme d’escalier est ensuite quantifiée en une suite de codes
binaires, où chacun de ces codes définit une marche particulière de l’escalier, grâce à un
processus appelé conversion analogique-numérique. Le circuit responsable de cette
transformation est le convertisseur analogique-numérique (CAN).
Une fois converti sous forme numérique, le signal analogique est dirigé vers un
processeur de signal numérique (DSP). Un DSP peut effectuer différents traitements sur les
données entrantes : élimination d’interférences parasites, augmentation ou réduction en
amplitude de certaines fréquences du signal, codage de données pour des transmissions plus
sûres, détection et correction d’erreurs dans les codes transmis et ainsi de suite. Un DSP
peut servir, entre autres, à corriger des enregistrements sonores, à éliminer l’effet d’écho
sur des lignes de communication, à augmenter la précision d’images de tomodensitogrammes pour des diagnostics médicaux plus précis ou à brouiller les conversations au
téléphone cellulaire pour le droit au domaine privé.
Une fois traités par le DSP, les signaux peuvent être reconvertis en une version améliorée
du signal analogique d’origine par un convertisseur numérique-analogique (CNA). La
figure 13–2 montre le schéma de principe d’un système de traitement numérique du signal.
En réalité, les DSP sont des microprocesseurs spécialisés, sensiblement différents des
microprocesseurs d’usage général. Contrairement à ces derniers qui fonctionnent avec des
Circuit
échantillonneur
bloqueur
10110
01101
00011
11100
CAN
10110
01101
00011
11100
DSP
CNA
Filtre de
reconstruction
Signal
analogique
corrigé
CONVERSION DE SIGNAUX ANALOGIQUES SOUS FORME NUMÉRIQUE
■
logiciels complexes afin d’accomplir un grand nombre de tâches génériques, les
processeurs de signaux numériques servent dans des applications spécialisées. Les DSP
peuvent ainsi dévorer d’imposantes quantités de nombres beaucoup plus rapidement et
travailler en temps réel, en traitant les informations à mesure qu’elles se produisent grâce à
des algorithmes spéciaux. D’une part, le convertisseur analogique-numérique (CAN) d’un
système doit être en mesure d’échantillonner les données entrantes à une vitesse suffisante
pour calquer toutes les variations importantes de l’amplitude du signal. D’autre part, le DSP
doit être capable de suivre la vitesse d’échantillonnage du CAN et accomplir ses calculs à
une vitesse égale ou supérieure au flux de données échantillonnées qu’il reçoit. Une fois
traitées par le DSP, les données numériques sont dirigées vers un convertisseur numériqueanalogique (CNA) pour être reconverties sous forme analogique.
SECTION 13–1
RÉVISION
Les réponses se retrouvent
à la fin du chapitre.
1. Qu’est-ce qu’un DSP?
2. Que signifie l’abréviation CAN?
3. Que désigne l’abréviation CNA?
4. Quel type de circuit peut transformer un signal analogique sous forme binaire?
5. Quel type de circuit peut transformer un signal numérique sous forme analogique?
13–2
CONVERSION DE SIGNAUX ANALOGIQUES SOUS FORME NUMÉRIQUE
Avant de traiter des signaux à l’aide de techniques numériques, il faut d’abord convertir
le signal analogique sous une forme numérique.
Après l’étude de cette section, vous pourrez
■ Expliquer le processus de base de conversion d’un signal analogique sous forme
numérique ■ Décrire l’utilité d’un circuit échantillonneur bloqueur ■ Définir la fréquence
de Nyquist ■ Expliquer les causes de la distorsion de repliement (aliasing) et comment
l’éliminer ■ Décrire le rôle d’un convertisseur analogique-numérique (CAN)
Filtrage et échantillonnage
Les deux premiers blocs du schéma de principe de la figure 13–2 correspondent à un filtre
anti-repliement et à un circuit échantillonneur bloqueur. Ce dernier circuit joue deux rôles,
le premier étant l’échantillonnage. L’échantillonnage désigne le processus de capture d’un
nombre suffisant de valeurs discrètes en différents points d’une forme d’onde, afin de la
représenter numériquement. Plus le nombre d’échantillons est élevé, plus la forme d’onde
sera reproduite avec précision. L’échantillonnage convertit ainsi un signal analogique en
une suite d’impulsions, où chacune d’elles représente l’amplitude du signal à un moment
précis. La figure 13–3 illustre le principe de l’échantillonnage.
Avant d’échantillonner un signal analogique, il faut respecter certains critères afin d’obtenir
une représentation fidèle du signal d’origine. À l’exception des ondes sinusoïdales pures, tout
signal analogique se compose d’un spectre de fréquences composites appelées harmoniques.
Les harmoniques d’un signal analogique sont en fait des ondes sinusoïdales, chacune d’une
fréquence et d’une amplitude distincte. C’est ainsi qu’en combinant les harmoniques d’une
forme d’onde périodique donnée, on peut obtenir le signal original. Cependant, tout signal à
échantillonner doit d’abord traverser un filtre passe-bas anti-repliement pour éliminer les
harmoniques de fréquences supérieures à une certaine valeur nommée fréquence de Nyquist.
Théorème de l’échantillonnage Notez la présence de deux formes d’ondes d’entrée à la
figure 13–3, l’une représentant le signal analogique et l’autre la forme d’onde des
impulsions d’échantillonnage. L’une des règles de l’échantillonnage stipule que pour
reproduire adéquatement un signal analogique, la vitesse d’échantillonnage doit être
745
746
■
INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL
FIGURE 13–3
Principe de l’échantillonnage.
Signal
d’entrée
analogique
Circuit
d’échantillonnage
Impulsions
d’échantillonnage
Version
échantillonnée du
signal d’entrée
supérieure au double de la composante de fréquence la plus élevée contenue dans le signal
analogique, fa(max). En d’autres termes, la fréquence analogique la plus élevée ne doit pas
dépasser la moitié du taux d’échantillonnage. L’équation 13–1 donne le calcul pour la
fréquence fa(max), connue sous le nom de fréquence de Nyquist.
féchantillonnage ≥ 2fa(max)
Équation 13–1
FIGURE 13–4
Analogie simple de la théorie de
l’échantillonnage.
Pour mieux comprendre le théorème de l’échantillonnage, nous pouvons faire appel à la
simple analogie d’une balle qui rebondit. Même si cette comparaison n’offre pas une
représentation très précise de l’échantillonnage de signaux électriques, elle permet
d’illustrer le principe de base. Si vous prenez une seule photo (échantillon) d’une balle alors
qu’elle rebondit, comme le montre la figure 13–4 a), vous pouvez voir qu’elle est suspendue
au-dessus du sol, mais vous ne pouvez rien déduire de son parcours. Il vous est impossible
de déterminer si la balle monte ou descend, ni deviner la courbe de son bond. Maintenant,
si vous photographiez cette balle à deux intervalles égaux pendant qu’elle rebondit comme
à la partie b), vous obtenez un minimum d’informations sur son mouvement, mais aucune
indication sur la courbe de son bond. Ici, vous pourriez déduire que la balle demeure à une
certaine hauteur d’une photo à l’autre et que sa hauteur maximale est sans doute supérieure
à ce que vous apercevez sur chaque photographie. Enfin, si vous photographiez cette balle
quatre fois comme à la partie c), vous pouvez commencer à voir plus clairement la véritable
trajectoire de la balle alors qu’elle rebondit. En conséquence, plus vous prenez de photos
(échantillons), plus il vous est facile de déterminer le parcours de la balle lors de son bond.
a) Échantillon unique du saut d’une balle.
b) Deux échantillons d’une balle pendant son
saut donne un minimum d’informations
sur son déplacement, sans toutefois décrire
clairement son parcours.
c) Quatre échantillons d’une balle alors
qu’elle rebondit crée une image plus
précise de sa véritable trajectoire.
CONVERSION DE SIGNAUX ANALOGIQUES SOUS FORME NUMÉRIQUE
■
747
Nécessité du filtrage Il est essentiel de traiter un signal analogique avec un filtre passebas pour extirper les composantes (harmoniques) de fréquences supérieures à la fréquence
de Nyquist, afin d’éviter de générer une distorsion de repliement ou aliasing. Un alias
désigne un signal parasite qui se produit lorsque le taux d’échantillonnage est inférieur au
double de la fréquence du signal échantillonné. Comme la fréquence d’un alias est
inférieure à la fréquence la plus élevée du signal échantillonné, elle se retrouve dans le
spectre de fréquences du signal analogique et cause inévitablement une distorsion. Le terme
alias découle du fait que ce genre de signal parasite « se fait passer » pour une composante
du signal d’origine, alors qu’en réalité il ne doit pas en faire partie.
Un autre moyen de visualiser la distorsion de repliement est de considérer que les
impulsions d’échantillonnage produisent un spectre de fréquences harmoniques au-dessus
et au-dessous du taux d’échantillonnage, comme le montre la figure 13–5. Si le signal
analogique contient des fréquences supérieures à la fréquence de Nyquist, elles empiéteront
sur le spectre de la forme d’onde échantillonnée et créeront des interférences. Les
composantes de basses fréquences de la forme d’onde d’échantillonnage, ainsi mélangées
avec le spectre de la forme d’onde analogique, génèrent une condition d’aliasing.
Spectre non filtré des
fréquences analogiques
FIGURE 13–5
Illustration d’une situation où
féchantillonnage < 2fa(max).
Spectre du signal
d’échantillonnage
f
L’empiétement cause de
la distorsion de repliement
féchantillonnage
Un filtre passe-bas anti-repliement doit être utilisé afin de limiter le spectre des fréquences
du signal analogique à un taux d’échantillonnage donné. Pour éviter une condition d’aliasing,
le filtre doit au moins éliminer toutes les fréquences analogiques supérieures à la fréquence
minimale du spectre d’échantillonnage, comme le montre la figure 13–6. On peut également
contourner la distorsion de repliement en augmentant suffisamment la fréquence d’échantillonnage. Toutefois, le taux d’échantillonnage maximal est habituellement limité par la
performance du convertisseur analogique-numérique (CAN) utilisé.
Spectre filtré des
fréquences analogiques
Spectre du signal
d’échantillonnage
féchantillonnage
FIGURE 13–6
En utilisant un filtre passe-bas,
les spectres du signal analogique et
du signal d’échantillonnage ne se
chevauchent plus, pour ainsi éliminer
la distorsion de repliement.
f
Application Un exemple d’application d’échantillonnage se retrouve dans les chaînes
audionumériques, qui emploient des taux d’échantillonnage de 32 kHz, 44,1 kHz et 48 kHz
(nombre d’échantillons par seconde). Quoique le taux de 48 kHz demeure le plus commun,
la vitesse d’échantillonnage de 44,1 kHz sert pour les CD audio et les bandes
préenregistrées. Suivant le principe de la fréquence de Nyquist, le taux d’échantillonnage
doit être supérieur au double de la fréquence la plus élevée du signal audio. Par conséquent,
le taux de 44,1 kHz utilisé pour les CD permet de capturer des fréquences jusqu’à 22 kHz,
une limite supérieure à la norme de 20 kHz commune à la majorité du matériel audio.
De nombreuses applications ne requièrent pas une réponse en fréquence très large pour
obtenir une reproduction sonore acceptable. Par exemple, puisque la voix humaine contient
748
■
INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL
quelques harmoniques au-dessus de 10 kHz, elle requiert normalement un taux d’échantillonnage d’au moins 20 kHz. Toutefois, on peut aisément comprendre une conversation
lorsque le spectre de fréquences est limité à 4 kHz (avec idéalement un taux d’échantillonnage de 8 kHz). Si par contre le signal sonore n’est pas échantillonné à un taux
suffisamment élevé, le niveau de distorsion de repliement devient trop prononcé.
Maintien de la valeur échantillonnée
Le maintien est l’une des tâches accomplies par le circuit échantillonneur bloqueur, illustré
plus tôt dans le schéma de principe de la figure 13–2. Après avoir été filtré et capturé, le
niveau échantillonné doit être maintenu à une valeur constante jusqu’à la prise de
l’échantillon suivant, de manière à ce que le CAN dispose du temps requis pour traiter la
valeur échantillonnée. Cette opération d’échantillonnage et de maintien crée une onde en
forme d’escalier, c’est-à-dire une approximation de la forme d’onde d’entrée analogique,
comme le montre la figure 13–7.
Version échantillonnée
du signal d’entrée
Échantillonnage
Maintien
Échantillonneur bloqueur
FIGURE 13–7
Conversion analogique-numérique
CAN
0 1 0 0 01 0 1
11 0 0 1 0 1 0
.
.
.
.
Une conversion analogique-numérique est un traitement qui consiste à convertir la sortie
d’un circuit échantillonneur bloqueur en une suite de codes binaires représentant
l’amplitude de l’entrée analogique liée à chaque échantillon. Comme un échantillonneur
bloqueur garde l’amplitude de l’entrée analogique à un niveau constant entre les impulsions
d’échantillonnage, la conversion analogique-numérique peut être accomplie à partir d’une
valeur constante et non en suivant les variations du signal analogique durant chaque
intervalle de conversion, soit entre les impulsions d’échantillonnage. Le fonctionnement de
.
.
.
.
.
.
.
Fonctionnement d’un circuit
échantillonneur bloqueur.
.
.
.
.
.
Approximation du signal d’entrée par
le circuit échantillonneur bloqueur
FIGURE 13–8
Fonctionnement de base d’un convertisseur analogique-numérique (CAN). L’illustration montre
des codes binaires et un nombre de bits arbitraires, ainsi que la forme d’onde de sortie du CAN qui
représente ces codes.
CONVERSION DE SIGNAUX ANALOGIQUES SOUS FORME NUMÉRIQUE
■
749
base d’un convertisseur analogique-numérique (CAN) est illustré à la figure 13–8, où les
lignes pointillées désignent les intervalles d’échantillonnage.
Quantification Le processus de conversion d’une valeur analogique en un code numérique s’appelle quantification. Durant cette action, le CAN convertit chaque valeur
échantillonnée du signal analogique en code binaire. Plus le nombre de bits utilisé pour
représenter chaque valeur est élevé, plus la reproduction est conforme à l’original.
La figure 13–9 illustre ce principe avec la quantification d’une forme d’onde analogique
avec deux bits, c’est-à-dire sur quatre niveaux. Notez que chaque niveau de quantification
correspond à un code de deux bits sur l’axe vertical, avec chaque intervalle d’échantillonnage inscrit sur l’axe horizontal. Le tableau 13–1 résume ce processus de quantification sur deux bits.
Niveau de
quantification
(code)
FIGURE 13–9
Forme d’onde de sortie d’un circuit
échantillonneur bloqueur avec
quatre niveaux de quantification.
La courbe représente la forme
d’onde analogique originale.
3
(11)
2
(10)
1
(01)
0
(00)
1
2
3
4
5
6
7
8
9
10
11
12
13
Intervalles
d’échantillonnage
INTERVALLE
D’ÉCHANTILLONNAGE
NIVEAU DE
QUANTIFICATION
CODE
1
0
00
2
1
01
3
2
10
4
1
01
5
1
01
6
1
01
7
1
01
8
2
10
9
3
11
10
3
11
11
3
11
12
3
11
13
3
11
Si nous voulons imiter l’action d’un convertisseur numérique-analogique (CNA) en
reprenant les codes numériques de deux bits résultants pour reconstruire la forme d’onde
originale, nous obtiendrions la forme d’onde illustrée à la figure 13–10. Comme vous
pouvez le voir, une précision de seulement deux bits donne une reproduction peu fidèle des
valeurs échantillonnées.
TABLEAU 13 –1
Quantification sur deux bits de la
forme d’onde de la figure 13–9.
750
■
INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL
FIGURE 13–10
Forme d’onde de la figure 13–9
reconstruite avec une quantification
sur quatre niveaux (deux bits).
La courbe représente la forme
d’onde analogique originale.
Valeurs
binaires
11
10
01
00
1
2
3
4
5
6
7
8
9
10
11
12
13
Intervalles
d’échantillonnage
Examinons maintenant comment l’usage d’un plus grand nombre de bits peut améliorer la
précision. La figure 13–11 illustre la même forme d’onde, mais reproduite cette fois sur seize
niveaux distincts (quatre bits). Le tableau 13–2 résume cette quantification sur quatre bits.
FIGURE 13–11
Forme d’onde de sortie d’un circuit
échantillonneur bloqueur avec seize
niveaux de quantification. La courbe
représente la forme d’onde
analogique originale.
Niveau de
quantification
(code)
15 (1111)
14 (1110)
13 (1101)
12 (1100)
11 (1011)
10 (1010)
9 (1001)
8 (1000)
7 (0111)
6 (0110)
5 (0101)
4 (0100)
3 (0011)
2 (0010)
1 (0001)
0 (0000)
1
2
3
4
5
6
7
8
9
10
11
12
13
Intervalles
d’échantillonnage
TABLEAU 13 –2
Quantification sur quatre bits de la
forme d’onde de la figure 13–11.
INTERVALLE
D’ÉCHANTILLONNAGE
NIVEAU DE
QUANTIFICATION
CODE
1
0
0000
2
5
0101
3
8
1000
4
7
0111
5
5
0101
6
4
0100
7
6
0110
8
10
1010
9
14
1110
10
15
1111
11
15
1111
12
15
1111
13
14
1110
MÉTHODES DE CONVERSION ANALOGIQUE-NUMÉRIQUE
■
751
Si nous reprenions les codes numériques de quatre bits résultants pour reconstruire
la forme d’onde d’origine, nous obtiendrions la forme d’onde illustrée à la figure 13–12.
Vous constatez ici que le résultat est beaucoup plus proche de la forme d’onde originale,
comparativement à la quantification à quatre niveaux de la figure 13–10. L’emploi d’un plus
grand nombre de bits pour la quantification assure donc une reproduction plus fidèle. La
précision de la plupart des CAN à CI varie de huit à 24 bits. En outre, certains circuits
comportent même une fonction d’échantillonneur bloqueur.
Valeurs
binaires
Forme d’onde de la figure 13–11
reconstruite avec une quantification
sur seize niveaux (quatre bits). La
courbe représente la forme d’onde
analogique originale.
1111
1110
1101
1100
1011
1010
1001
1000
0111
0110
0101
0100
0011
0010
0001
0000
1
SECTION 13–2
RÉVISION
FIGURE 13–12
2
3
4
5
6
7
8
9
10
11
12
13
Intervalles
d’échantillonnage
1. Que signifie le terme échantillonnage?
2. Pourquoi faut-il maintenir le niveau d’une valeur échantillonnée?
3. Si la composante de fréquence la plus élevée d’un signal analogique est de 20 kHz,
quel est le taux d’échantillonnage minimal?
4. Que signifie le terme quantification?
5. Quel paramètre détermine la précision d’une quantification?
13–3
MÉTHODES DE CONVERSION ANALOGIQUE-NUMÉRIQUE
Nous avons vu qu’une conversion analogique-numérique permet de convertir une
quantité analogique sous forme numérique. Ce processus est requis pour transformer
des données mesurées en codes numériques, avant de les traiter ou de les stocker. Cette
section présente divers types communs de CAN. Nous examinons aussi deux importants
paramètres des CAN : la résolution, qui désigne le nombre de bits, et la capacité de
traitement, c’est-à-dire le taux d’échantillonnage qu’un CAN peut supporter.
Après l’étude de cette section, vous pourrez
Décrire un amplificateur opérationnel (ampli-op) de base ■ Expliquer comment
utiliser un ampli-op comme amplificateur inverseur ou comme comparateur ■ Décrire
le fonctionnement d’un CAN simultané ■ Discuter de CAN à double pente ■ Décrire
le fonctionnement d’un CAN à approximations successives ■ Décrire un CAN deltasigma ■ Discuter de la vérification d’un CAN pour identifier un code manquant, un
code inexact ou une erreur de décalage
■
752
■
INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL
Vue d’ensemble d’un amplificateur opérationnel (ampli-op)
Avant de commencer notre étude du convertisseur analogique-numérique (CAN), examinons
brièvement un élément commun à la plupart des CAN et que l’on retrouve aussi dans le
convertisseur numérique-analogique (CNA) : l’amplificateur opérationnel ou ampli-op.
Un ampli-op est un amplificateur linéaire muni de deux entrées (l’une inverseuse et l’autre
sans inversion) et une sortie. Un ampli-op se caractérise par un gain en tension très élevé, une
impédance d’entrée très élevée et une impédance de sortie très faible. La figure 13–13 a)
montre le symbole d’un ampli-op. La configuration permettant de faire fonctionner un ampliop comme un amplificateur inverseur est illustrée à la partie b). La résistance de rétroaction
Rr et la résistance d’entrée Re déterminent le gain en tension conformément à la formule de
l’équation 13–2, où Vsor/Ven représente le gain en tension en boucle fermée. Une boucle fermée
fait référence à une rétroaction produite par le réacheminement de la sortie vers l’entrée par
le biais de la résistance Rr . Le signe négatif indique une inversion.
Vsor
Rr
= Ven
Re
Équation 13–2
Dans la configuration d’amplificateur inverseur, la tension à l’entrée inverseuse de
l’ampli-op est environ égale au potentiel de la masse (0 V), puisque la rétroaction et le gain
en boucle ouverte extrêmement élevé du composant limitent la tension différentielle entre
les deux entrées à une valeur très faible. Comme l’entrée sans inversion est branchée à la
masse, l’entrée inverseuse vaut à peu près 0 V; c’est ce qu’on appelle la masse virtuelle.
La figure 13–13 c) illustre la configuration d’un ampli-op câblé pour fonctionner comme
un comparateur, dans laquelle deux tensions sont appliquées aux entrées. Lorsque les
niveaux de ces tensions diffèrent, même par une très faible quantité, l’ampli-op est actionné
dans l’un ou l’autre de ses états de saturation de sortie. Ces états produisent un niveau de
sortie HAUT ou BAS, selon la tension d’entrée la plus élevée.
Rr
Entrée inverseuse
Sortie
Re
–
Ven
≈0V
+
Ven1
–
Ven2
+
Vsor
Vsor
Représente l’impédance
d’entrée interne élevée
Entrée sans inversion
a) Symbole d’un ampli-op
–
+
b) Ampli-op utilisé comme amplificateur
inverseur, avec un gain égal à Rr /Re
c) Ampli-op utilisé comme
un comparateur
FIGURE 13–13
Amplificateur opérationnel
(ampli-op).
Convertisseur analogique-numérique simultané (flash)
La méthode de conversion simultanée ou flash utilise des comparateurs pour opposer la
tension d’entrée analogique à différentes tensions de référence. Lorsque la tension d’entrée
excède la tension de référence d’un comparateur donné, un niveau HAUT est produit à sa
sortie. La figure 13–14 illustre un convertisseur de trois bits utilisant sept circuits de
comparateurs. Notez qu’un comparateur n’est pas requis pour la condition où il n’y a que
des zéros. Un convertisseur quatre bits de ce type nécessite donc quinze comparateurs. En
général, il faut une quantité de comparateurs égale à 2n – 1 pour obtenir un code binaire
composé de n bits. Le nombre de bits utilisé dans un CAN définit sa résolution. Le grand
nombre de comparateurs nécessaires pour obtenir un nombre binaire de taille modeste
demeure l’un des inconvénients du CAN simultané. Son principal avantage réside dans son
temps de conversion très rapide, en raison de sa capacité de traitement élevée.
La tension de référence de chaque comparateur est déterminée par un circuit à diviseur
de tension résistif. La sortie de chaque comparateur est connectée à l’entrée d’un codeur de
priorité. Lorsqu’une impulsion est produite à l’entrée de validation, le codeur prend un
échantillon et produit un code de trois bits proportionnel à la valeur de l’entrée analogique.
Ce code est déterminé par l’entrée de poids le plus fort couramment au niveau HAUT.
MÉTHODES DE CONVERSION ANALOGIQUE-NUMÉRIQUE
+VREF
Comparateurs
à ampli-op
R
Entrée du
circuit
échantillonneur
bloqueur
+
–
R
+
Codeur de
priorité
–
R
7
+
6
–
R
5
+
4
–
3
2
R
R
+
1
–
0
1
D0
2
D1
4
D2
Sortie
binaire
parallèle
VAL
+
–
R
+
Impulsions
de validation
–
R
FIGURE 13–14
CAN simultané de trois bits.
La vitesse des impulsions d’échantillonnage et le nombre de bits déterminent l’exactitude
avec laquelle la séquence de codes binaires représente la variation du signal à l’entrée
analogique du CAN. Il faut normalement une impulsion de validation pour chaque niveau
échantillonné du signal d’entrée.
EXEMPLE 13–1
Déterminez le code binaire de sortie du CAN simultané de trois bits en réponse au
signal analogique d’entrée de la figure 13–15 et aux impulsions de validation du
codeur illustrées. Pour cet exemple, VREF 8 V.
FIGURE 13–15
Échantillonnage de valeurs sur
une forme d’onde pour une
conversion en codes binaires.
V
8
7
6
Tension 5
d’entrée 4
analogique 3
2
1
t
Impulsions
de validation
■
1
2
3
4
5
6
7
8
9
10
11
12
753
754
■
INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL
Solution
La séquence numérique résultante à la sortie est énumérée ci-dessous et illustrée
sur le diagramme de formes d’ondes de la figure 13–16 par rapport aux impulsions
d’échantillonnage.
100, 110, 111, 110, 100, 010, 000, 001, 011, 101, 110, 111
Impulsions
de validation
1
2
3
4
5
6
7
8
9
10
11
12
D2
D1
D0
100 110 111 110 100 010 000 001 011 101 110 111
FIGURE 13–16
Sortie numérique résultante pour les valeurs du circuit échantillonneur bloqueur.
La sortie D0 correspond au bit le moins significatif du code binaire de trois bits.
Exercice connexe*
Si la fréquence des impulsions de validation est diminuée de moitié à la figure 13–15,
déterminez les nombres binaires représentés par la séquence numérique résultante de
sortie pour six impulsions. Certaines informations sont-elles perdues?
*Les réponses sont données à la fin du chapitre.
Convertisseur analogique-numérique à double pente
Le CAN à double pente est un convertisseur d’usage répandu dans les multimètres numériques
et autres appareils de mesure communs. Un intégrateur sert à générer la rampe à double pente.
Le schéma de principe d’un CAN à double pente est montré à la figure 13–17.
FIGURE 13–17
CAN à double pente de base.
Entrée
analogique (Ven)
INT
C
HORLOGE
R
–
A1
–
+
C
A2
+
–VREF
Intégrateur
(générateur
de rampes)
Commande d’interruption
R
Compteur
n
Comparateur
Remise
à zéro
Logique de
commande
VAL
Verrous
D7 D6 D5 D4 D3 D2 D1 D0
Sortie binaire
ou DCB
MÉTHODES DE CONVERSION ANALOGIQUE-NUMÉRIQUE
■
La figure 13–18 illustre une conversion à double pente. Supposons que le compteur est
initialement à l’état RESET et que la sortie de l’intégrateur vaut zéro. Une tension d’entrée
positive est ensuite appliquée à l’entrée via l’interrupteur (INT), conformément à la
I
Ven
+
–
HORLOGE
C
INT
–
≈0 V
R
–
A1
+
A2
HAUT
Compte jusqu’à n
puis se réinitialise
R
+
–VREF
C
Intervalle fixe
n
t = n comptes
0
Tension
variable
Pente
variable
–V
Logique de
commande
a) Rampe allant vers le négatif à intervalle fixe, pendant laquelle le compteur compte jusqu’à n.
Verrous
VAL
D7 D6 D5 D4 D3 D2 D1 D0
C
Ven
+
–
HORLOGE
R
–
INT
≈0 V
–V
A1
–
HAUT
C
A2
+
Compteur
réinitialisé
R
+
–VREF
n
Logique de
commande
b) Fin de l’intervalle fixe, alors que le compteur émet une impulsion à la logique de commande
pour connecter la tension –VREF à l’entrée.
Verrous
VAL
D7 D6 D5 D4 D3 D2 D1 D0
Ven
+
I
–
HORLOGE
C
–
INT
≈0 V
R
A1
–
+
C
A2
R Compte jusqu’à ce que
la rampe soit égale à 0
n
+
–VREF
Temps variable
0
–V
Rampe
à pente fixe
Logique de
commande
c) Rampe allant vers le positif à pente fixe, pendant laquelle le compteur recommence à compter.
Lorsque la rampe atteint 0 V, le compteur s’arrête et sa sortie est chargée dans les verrous.
FIGURE 13–18
Conversion à double pente.
Compte chargé
dans les verrous
VAL
D7 D6 D5 D4 D3 D2 D1 D0
755
756
■
INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL
sélection de la logique de commande. Comme l’entrée inverseuse de A1 est au niveau de la
masse virtuelle et que la tension Ven demeure constante pendant un certain temps, le courant
traversant la résistance d’entrée R et le condensateur C sera constant. Ce dernier se chargera
de façon linéaire en raison de la constance du courant et produira une rampe de tension
linéaire allant vers le négatif à la sortie de A1, comme l’illustre la figure 13–18 a).
Lorsque le compteur atteint un compte particulier, il est réinitialisé et la logique de
commande connecte la tension de référence négative VREF à l’entrée de A1, comme le
montre la figure 13–18 b). À ce moment, le condensateur est chargé à une tension négative
(–V) proportionnelle à la tension analogique de l’entrée.
Ensuite, le condensateur commence à se décharger de façon linéaire en raison du courant
constant de VREF, tel qu’illustré à la figure 13–18 c). Ce déchargement linéaire produit une
rampe allant vers le positif à la sortie de A1, débutant à –V et dont la pente constante est
indépendante de la tension de charge. À mesure que le condensateur se décharge, le
compteur amorce sa séquence à partir de l’état RESET. Le temps de décharge du
condensateur jusqu’à 0 dépend de la tension –V initiale (proportionnelle à Ven), puisque le
taux de déchargement (pente) est constant. Lorsque la tension de l’intégrateur (A1) atteint
zéro, le comparateur (A2) passe au niveau BAS et bloque le signal d’horloge vers le
compteur. Le compte binaire est alors verrouillé, ce qui complète un cycle de conversion.
Le compte binaire est proportionnel à Ven puisque le temps de déchargement du
condensateur ne dépend que de la tension –V.
Convertisseur analogique-numérique à approximations successives
La méthode de conversion analogique-numérique sans doute la plus répandue est celle par
approximations successives. Elle est beaucoup plus rapide que les autres méthodes, à
l’exception de la méthode simultanée (flash). Le temps requis par ce type de conversion est
toujours le même, peu importe la valeur de l’entrée analogique.
La figure 13–19 illustre le diagramme d’ensemble d’un CAN à approximations
successives de quatre bits contenant un CNA (que nous étudierons à la section 13–5), un
registre à approximations successives (RAS) et un comparateur. Examinons maintenant son
fonctionnement. Les bits d’entrée du CNA sont validés (mis à l’état 1) un à la fois, en
commençant par le bit le plus significatif (MSB). À mesure que chaque bit est validé, le
comparateur produit une sortie indiquant si la tension analogique de l’entrée est supérieure
ou inférieure à la sortie du CNA. Si la sortie du CNA est plus élevée que l’entrée analogique,
la sortie du comparateur passe au niveau BAS et réinitialise le bit dans le registre. Si la sortie
est inférieure à l’entrée analogique, le bit égal à 1 est conservé dans le registre. Le système
Vsor
Convertisseur
numériqueanalogique (CNA)
D0
D1
Signal
d’entrée
–
+
Comparateur
D2
D3
(LSB)
(MSB)
D
RAS
HORLOGE
FIGURE 13–19
CAN à approximations successives.
Sortie
binaire
parallèle
C
Sortie
binaire
série
MÉTHODES DE CONVERSION ANALOGIQUE-NUMÉRIQUE
commence avec le bit le plus significatif et poursuit avec les bits des rangs décroissants
suivants. Le cycle de conversion est complet lorsque tous les bits du CNA ont été traités.
Afin de mieux comprendre le fonctionnement du CAN à approximations successives,
examinons l’exemple spécifique d’une conversion de quatre bits. La figure 13–20 illustre
la conversion étape par étape d’une tension analogique constante à l’entrée (dans le cas
présent, 5,1 V). Supposons que le CNA possède les caractéristiques de sortie suivantes :
Vsor 8 V pour le bit de poids 23 (MSB), Vsor 4 V pour le bit de poids 22, Vsor 2 V pour
le bit de poids 21 et Vsor 1 V pour le bit de poids 20 (LSB).
+8 V
–
+
+5,1 V
+4 V
CNA
23 22 21 20
1 0 0 0
–
+
+5,1 V
BAS D
C
1
23
1
22
0
21
0
20
0
RAS
CNA
23 22 21 20
0 1 0 0
HAUT D
C
2
Bit réinitialisé
+6 V
+5 V
CNA
20
0
RAS
BAS D
C
23
0
2
2
1
21
20
1
0
RAS
CNA
23 22 21 20
0 1 0 1
–
+
+5,1 V
4
HAUT D
C
23
0
22
1
Bit réinitialisé
c) Essai du bit de poids 21
21
0
Bit conservé
23 22 21 20
0 1 1 0
–
+
3
22
1
b) Essai du bit de poids 22
a) Essai du MSB
+5,1 V
23
0
21
0
20
1
RAS
Bit conservé
d) Essai du LSB (conversion complétée)
FIGURE 13–20
Conversion par approximations successives.
La figure 13–20 a) illustre la première étape du cycle de conversion avec le bit de poids
le plus fort (MSB) égal à 1. La sortie du CNA vaut 8 V. Comme cette tension est supérieure
à l’entrée analogique de 5,1 V, la sortie du comparateur passe au niveau BAS et réinitialise
le MSB à 0 dans le registre à approximations successives (RAS).
La figure 13–20 b) montre la deuxième étape du cycle de conversion avec le bit de poids
22 égal à 1. Comme la tension de sortie du CNA de 4 V est inférieure à l’entrée analogique
de 5,1 V, la sortie du comparateur passe au niveau HAUT et ce bit est conservé dans le RAS.
La figure 13–20 c) illustre la troisième étape du cycle de conversion avec le bit de poids
21 égal à 1. La sortie du CNA vaut 6 V car un 1 est présent à l’entrée du bit de poids 22 et à
l’entrée du bit de poids 21 : 4 V 2 V 6 V. Comme cette tension est supérieure à l’entrée
analogique de 5,1 V, la sortie du comparateur passe au niveau BAS et réinitialise ce bit à 0.
La figure 13–20 d) montre la quatrième et dernière étape du cycle de conversion avec le
bit de poids 20 égal à 1. La sortie du CNA vaut 5 V, car un 1 est présent à l’entrée du bit de
poids 22 et à l’entrée du bit de poids 20 : 4 V 1 V 5 V.
Le traitement de ces quatre bits complète ainsi le cycle de conversion. Le code binaire
contenu dans le registre à ce moment est 0101, c’est-à-dire la valeur binaire approximative de
l’entrée analogique de 5,1 V. L’ajout d’un plus grand nombre de bits permettrait évidemment
d’obtenir un résultat plus précis. Un autre cycle de conversion peut maintenant s’amorcer en
répétant le même processus de base. Le RAS est réinitialisé au début de chaque cycle.
■
757
■
INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL
CONVERTISSEUR ANALOGIQUE-NUMÉRIQUE ADC0804
Le composant ADC0804 est un exemple de CI contenant un CAN à approximations successives.
La figure 13–21 montre son diagramme de base. Ce circuit fonctionne à partir d’une tension
d’alimentation de 5 V et possède une résolution de huit bits avec un temps de conversion de
100 µs. Il contient aussi un générateur de signal d’horloge intégré. Les sorties de données sont
à trois états et peuvent être mises en interface avec les bus d’un système à microprocesseur.
FIGURE 13–21
VCC
Convertisseur analogiquenumérique ADC0804.
(20)
CS
RD
WR
ENTRÉE HORLOGE
Ven+
Entrée
analogique
Ven–
REF/2
(1)
(2)
(3)
(4)
(6)
(7)
(9)
ADC0804
∆
∆
∆
∆
∆
∆
∆
∆
758
(8)
MASSE
analogique
(5)
(19)
(18)
(17)
(16)
(15)
(14)
(13)
(12)
(11)
INTR
SORTIE HORLOGE
D0
D1
D2
Sorties
D3
de données
D4
numériques
D5
D6
D7
(10)
MASSE
numérique
Le fonctionnement du circuit ADC0804 équivaut à celui d’un réseau de CNA à 256
résistances. La logique par approximations successives traverse le réseau pour égaler la
tension d’entrée différentielle (Ven – Ven– ) en déterminant une sortie dans le réseau résistif.
Le bit le plus significatif est testé en premier. Après huit comparaisons (64 périodes de
signal d’horloge), un code binaire de huit bits est transféré aux verrous de sortie et la sortie
d’interruption (INTR) passe au niveau BAS. Le composant peut aussi fonctionner en mode
libre en connectant la sortie INTR à l’entrée d’écriture (WR) et en maintenant la broche de
démarrage de conversion (CS) à un niveau BAS. Pour démarrer le CI peu importe les
conditions, on place un niveau BAS à l’entrée WR lorsque le composant est mis sous
tension. Un niveau BAS subséquent sur CS interrompt le cycle de conversion.
Lorsque l’entrée WR passe au niveau BAS, le registre à approximations successives
(RAS) et le registre à décalage de huit bits sont réinitialisés. Le CAN demeure à l’état
RESET aussi longtemps qu’un niveau BAS est maintenu aux entrées CS et WR . La
conversion s’amorce entre une et huit périodes de signal d’horloge après la transition de
niveau BAS à niveau HAUT de CS ou de WR .
Lorsqu’un niveau BAS est appliqué aux entrées CS et RD, le verrou de sortie à trois états
est validé et le code de sortie est placé sur les lignes de D0 à D7. Lorsque l’une ou l’autre
des entrées CS ou RD passe au niveau HAUT, les sorties de D0 à D7 sont bloquées.
Convertisseur analogique-numérique sigma-delta
L’appellation sigma-delta désigne une méthode de conversion analogique-numérique très
répandue, surtout dans les télécommunications utilisant des signaux audio. Ce type de
conversion emploie la modulation delta, qui quantifie la différence (augmentation ou
diminution en amplitude) entre deux échantillons subséquents, au lieu d’utiliser la valeur
absolue des échantillons comme dans les autres techniques de conversion analogiquenumérique. La modulation delta est une méthode de quantification à un bit.
La sortie d’un modulateur delta génère un flux de données monobit où le nombre relatif
de 1 et de 0 indique le niveau d’amplitude du signal d’entrée. La quantité de 1 générés
pendant un certain nombre de cycles établit l’amplitude du signal durant cet intervalle. Le
nombre maximal de 1 correspond à la tension d’entrée positive maximale, tandis qu’une
MÉTHODES DE CONVERSION ANALOGIQUE-NUMÉRIQUE
■
759
quantité de 1 égale à la moitié du maximum indique une tension d’entrée nulle. De même,
l’absence de 1 correspond à la tension d’entrée négative maximale, comme l’illustre la
figure 13–22. Supposons que 4 096 bits de valeur 1 sont produits au cours de l’intervalle où
la tension du signal est à son maximum positif. Comme le zéro correspond au point à michemin dans l’échelle dynamique du signal d’entrée, 2 048 bits de valeur 1 seront générés
durant l’intervalle où le signal vaut zéro. Le nombre de 1 varie ainsi proportionnellement
pour les autres niveaux intermédiaires.
+MAX
Signal d’entrée de
l’échantillonneur
bloqueur
FIGURE 13–22
Conversion analogique-numérique
sigma-delta.
0
–MAX
Sortie quantifiée
du convertisseur
sigma-delta
2 048 bits
de valeur 1
4 096 bits
de valeur 1
Aucun bit
de valeur 1
Diagramme d’ensemble d’un CAN sigma-delta Le schéma de principe illustré à la
figure 13–23 accomplit la conversion montrée à la figure 13–22. Les signaux analogiques
de l’entrée et du flux de bits quantifié du CNA placé dans la boucle de rétroaction sont
appliqués au point de somme (Σ). Le signal de différence d’amplitude () en provenance
de Σ est dirigé dans l’intégrateur, tandis que le CNA d’un bit augmente ou diminue le
nombre de 1 en conséquence. Cette action tente de garder le signal quantifié de rétroaction
à la même valeur que le signal analogique de l’entrée. Un quantificateur d’un bit regroupe
essentiellement un comparateur et un verrou.
Signal
d’entrée
analogique
Point de
somme
+
∆
Σ
Quantificateur
d’un bit
Intégrateur
–
FIGURE 13–23
Diagramme d’ensemble d’un CAN
sigma-delta.
La sortie quantifiée
génère un flux de
données monobit.
CNA
Une méthode particulière permettant de compléter le processus de conversion sigma-delta
consiste à convertir le flux de données monobit en une série de codes binaires, comme le
montre la figure 13–24. Le compteur compte les 1 générés dans le flux de données quantifié
lors d’intervalles successifs. Le code dans le compteur représente alors l’amplitude du signal
Signal
d’entrée
analogique
Point de
somme
+
∆
Σ
Quantificateur
d’un bit
Intégrateur
–
CNA
d’un bit
Compteur
de n bits
FIGURE 13–24
Type particulier de CAN
sigma-delta.
Verrou
.
.
.
.
.
.
.
.
.
.
Sortie des
codes binaires
760
■
INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL
d’entrée analogique correspondant à chacun des intervalles, tandis que ces codes sont décalés
dans le verrou pour un stockage temporaire. La sortie du verrou correspond donc à une série
de codes de n bits, qui représentent le signal analogique dans son intégralité.
Une autre méthode, qui emploie un filtre de décimation numérique pour produire la
sortie au lieu d’un compteur et d’un verrou, n’entre pas dans les limites de ce livre.
Vérification d’un convertisseur analogique-numérique
La figure 13–25 illustre une méthode de vérification d’un CAN. Ce banc d’essai utilise un
CNA pour convertir la sortie du CAN sous une forme analogique afin de la comparer au
signal de la source d’entrée.
Le signal de test produit par la source et appliqué à l’entrée du CAN possède une forme
de rampe linéaire. La séquence binaire résultante à la sortie du CAN est ensuite appliquée
à l’entrée d’un CNA, puis convertie en un signal en forme d’escalier. Les rampes d’entrée
et de sortie sont ensuite comparées pour identifier les possibles erreurs.
SAVE/RECALL
MEASURE
ACQUIRE
UTILITY
CURSOR
DISPLAY
AUTOSET
MENUS
Rampe analogique
d’entrée
CAN
Code
binaire
VERTICAL
POSITION
CNA
Source de
signal de test
POSITION
RUN/STOP
HORIZONTAL
TRIGGER
POSITION
LEVEL
MATH
MENU
CURSOR 1
0
1
2
HARDCOPY
Sortie
analogique
HOLDOFF
CURSOR 2
TRIGGER MENU
CH 1
MENU
CH 2
MENU
HORIZONTAL
MENU
VOLTS/DIV
VOLTS/DIV
SEC/DIV
5V
5V
SET LEVEL TO 50%
FORCE TRIGGER
TRIGGER VIEW
PROBE COMP
5V
2 mV
CH 1
2 mV
CH 2
5s
5 ns
EXT TRIG
n
FIGURE 13–25
Méthode de vérification d’un CAN.
Erreurs de conversion analogique-numérique
Nous utilisons une fois de plus une conversion de quatre bits pour illustrer les principes.
Supposons que le signal de test à l’entrée est une rampe linéaire idéale.
a) Code manquant
b) Codes inexacts
FIGURE 13–26
Erreurs de conversion analogique-numérique.
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
Entrée
analogique
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
0000
0001
0000
0001
0100
0101
0100
0101
1000
1001
1000
1001
1100
1101
1100
1101
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
0000
0001
0010
0011
0100
0101
0110
0111
1000
1000
1010
1011
1100
1101
1110
1111
Code manquant La sortie en forme d’escalier de la figure 13–26 a) indique que le code
binaire 1001 n’apparaît pas à la sortie du CAN. Notez que la valeur 1000 se poursuit durant
deux intervalles et que la sortie passe ensuite directement à la valeur 1010.
c) Erreur de décalage
MÉTHODES DE CONVERSION ANALOGIQUE-NUMÉRIQUE
■
761
Dans un CAN simultané, par exemple, une défaillance d’un des comparateurs pourrait
causer une erreur de code manquant.
Codes inexacts La sortie en forme d’escalier de la figure 13–26 b) montre que plusieurs
mots de code binaire produits à la sortie du CAN sont inexacts. Dans ce cas particulier, une
analyse indique que la ligne du bit de poids 21 semble bloquée sur un niveau BAS (0)
constant.
Erreur de décalage La figure 13–26 c) illustre une condition de décalage. Dans cette
situation, le CAN interprète une valeur de tension d’entrée analogique plus élevée que sa
véritable valeur.
EXEMPLE 13–2
Le CAN flash de quatre bits illustré à la figure 13–27 a) est vérifié sur un banc d’essai
identique à celui de la figure 13–25. La figure 13–27 b) montre la sortie analogique
reconstruite résultante. Identifiez le problème et la cause la plus probable de cette
défaillance.
Rampe
analogique
d’entrée
+
–
15
+
–
14
1
2
4
8
+
–
3
+
–
2
+
–
1
0 VAL
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
0000
0001
0010
0010
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
VREF
b)
a)
FIGURE 13–27
Solution
Le code binaire 0011 est manquant à la sortie du CAN, comme on peut le remarquer
dans la forme d’onde de sortie. Il est probable que la sortie du comparateur 3 soit
bloquée sur un niveau BAS constant.
Exercice connexe
Redessinez la sortie analogique du CAN de la figure 13–27 a) lors d’un banc d’essai
identique à celui de la figure 13–25 si le comparateur 8 est bloqué sur un niveau de
sortie HAUT constant.
762
■
INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL
SECTION 13–3
RÉVISION
13–4
1. Quelle est la méthode de conversion analogique-numérique la plus rapide?
2. Quelle méthode de conversion analogique-numérique produit un flux de données
monobit?
3. Un convertisseur à approximations successives possède-t-il un temps de conversion fixe?
4. Nommez deux types d’erreurs pouvant être mesurées à la sortie d’un CAN.
PROCESSEUR DE SIGNAL NUMÉRIQUE (DSP)
Essentiellement, un processeur de signal numérique (DSP) désigne un type spécial de
microprocesseur capable de traiter des données en temps réel. Il se destine à des
applications de traitement de données numériques représentant des signaux
analogiques. Comme tout microprocesseur, un DSP comprend une unité centrale de
traitement (UCT) et des unités de mémoire, en plus de nombreuses fonctions
d’interfaçage. Chaque fois que vous vous servez de votre téléphone cellulaire, vous
utilisez un DSP et ce n’est là qu’une de ses nombreuses applications.
Après l’étude de cette section, vous pourrez
Expliquer les concepts de base d’un processeur de signal numérique (DSP)
Énumérer différentes applications de DSP ■ Décrire les principales fonctions
d’un DSP ■ Discuter des DSP de la famille de circuits TMS320C6000
■
■
Le processeur de signal numérique ou DSP (digital signal processor), cœur de tout
système de traitement des signaux, reçoit ses données d’entrée d’un CAN et produit une
sortie qui est acheminée vers un CNA, comme le montre la figure 13–28. Nous avons vu
qu’un CAN transforme une forme d’onde analogique en une série de codes binaires. Ces
données, qui sont ensuite acheminées et traitées par le DSP, aboutissent à un CNA pour
retrouver leur forme analogique d’origine.
FIGURE 13–28
Un processeur de signal numérique
(DSP) comporte une entrée
numérique et produit une sortie
numérique.
Entrée numérique
du CAN
Entrée
analogique
CAN
Sortie numérique
vers le CNA
DSP
CNA
Sortie
analogique
Programmation d’un processeur de signal numérique (DSP)
Les processeurs de signaux numériques (DSP) sont typiquement programmés en langage
assembleur ou en C. Comme l’exécution de programmes écrits en langage assembleur est
habituellement plus rapide et que la vitesse est un paramètre crucial dans la plupart des
applications de DSP, le langage assembleur sert beaucoup plus dans les DSP que dans les
microprocesseurs d’usage général. En outre, les programmes et jeux d’instructions pour
DSP sont généralement plus beaucoup plus simples que ceux des microprocesseurs
traditionnels, puisqu’ils servent à des applications très spécialisées.
Applications de DSP
Contrairement aux microprocesseurs d’usage général, les DSP traitent habituellement les
données en temps réel, c’est-à-dire à mesure qu’elles sont produites. La plupart des
applications utilisant des DSP ne peuvent tolérer de délai important, d’où la nécessité d’une
très grande rapidité d’exécution pour ces composants. Les applications pour DSP sont très
nombreuses : ordinateurs multimédia, caméras numériques, lecteurs de disques compacts,
unités de disques durs, modems, télévision et ainsi de suite.
PROCESSEUR DE SIGNAL NUMÉRIQUE (DSP)
Les DSP sont indispensables dans les applications de compression et de décompression de
signaux. Par exemple, la musique d’un disque compact est toujours sous forme compressée afin
d’utiliser un minimum d’espace. Ces données doivent toutefois être décompressées avant
d’être reproduites. De même, les téléphones cellulaires utilisent également la compression des
signaux pour permettre un maximum d’appels simultanés dans chaque station ou cellule locale.
Télécommunications Le domaine des télécommunications implique le transfert de nombre
de types d’informations d’un emplacement à un autre, comme les conversations téléphoniques,
les signaux de télédiffusion et les données numériques. Parmi d’autres fonctions, les DSP
simplifient le multiplexage de nombreux signaux sur les canaux de transmission, puisqu’il est
facile de multiplexer et de démultiplexer des informations sous forme numérique.
Un DSP utilisé comme élément de transmission dans un système de télécommunications
peut servir à compresser les signaux vocaux numérisés tout en conservant leur largeur de bande
passante. Le terme compression désigne ici un processus de réduction du taux de données. La
conversion d’un signal de voix s’effectue généralement à 8 000 échantillons par seconde, en
prenant comme référence une fréquence de Nyquist de 4 kHz. Si l’on utilise huit bits pour coder
chaque échantillon, le débit atteint alors 64 kbit/s. En général, la compression d’un débit des
données de 64 kbit/s à 32 kbit/s n’implique aucune réduction de la qualité sonore. Par contre,
une compression jusqu’à 8 kbit/s ajoute un niveau de distorsion facilement perceptible au
contenu sonore. Certaines applications, qui n’impliquent que la reconnaissance de mots et où
la qualité sonore importe peu, utilisent une compression de 2 kbit/s. Un DSP utilisé comme
élément de réception dans un système de télécommunications peut décompresser les données
et restaurer le signal sous sa forme d’origine.
Le phénomène d’écho, problème commun à de nombreuses connexions téléphoniques
interurbaines, se produit lorsqu’un signal vocal est renvoyé avec un délai. Sur des distances plus
courtes, ce retard est quasi imperceptible. Toutefois, ce délai responsable de l’effet d’écho
augmente à mesure que la distance croît entre l’émetteur et le récepteur. Un DSP peut aisément
éliminer cet écho indésirable et garantir une communication vocale impeccable.
Traitement de la musique Les DSP sont couramment employés dans le domaine de la
musique pour filtrer, ajouter, extraire ou éditer des signaux lors de la préparation et de
l’enregistrement de trames sonores ou d’œuvres musicales. Une autre application courante
des DSP consiste à ajouter divers effets d’écho ou de réverbération pour améliorer
l’acoustique restreinte d’un studio d’enregistrement ou afin de simuler des environnements
d’écoute idéaux comme de grandes salles de concert.
Synthèse de la parole et reconnaissance vocale Les DSP sont utilisés dans la synthèse de
la parole et pour la reconnaissance vocale, afin de rehausser la convivialité des communications
entre l’homme et la machine. La méthode la plus courante de production de parole synthétique
utilise des enregistrements numériques. Une voix humaine est d’abord enregistrée et stockée
sous une forme numérique et habituellement compressée. Lors de la lecture, les données
vocales stockées sont décompressées et restaurées sous leur forme analogique d’origine. Le
stockage d’une heure de parole nécessite environ trois mégaoctets de mémoire.
La reconnaissance vocale est une tâche beaucoup plus complexe que la synthèse de la parole.
Les DSP sont ici employés pour isoler et analyser chaque mot contenu dans un signal vocal.
Divers paramètres sont ensuite identifiés dans chaque mot perçu et comparés avec de nombreux
exemples de mots stockés pour déterminer la plus proche similitude. La plupart des systèmes
sont limités, au mieux, à quelques centaines de mots. De plus, des pauses sont habituellement
requises entre chaque mot et le système doit d’abord être « formé » pour la voix particulière
d’une seule personne. Les recherches incessantes dans le domaine de la reconnaissance vocale
lui promettent toutefois un bel avenir dans de nombreuses applications commerciales.
Radar Dans les applications de radiodétection, les DSP permettent d’augmenter la
précision des évaluations de distance en utilisant des techniques de compression de
données. Avec leurs fonctions de filtrage, les DSP aident aussi à diminuer le bruit pour
augmenter la portée des radars et optimiser leur habileté à détecter des cibles spécifiques.
Les DSP sont également employés de manière similaire avec les systèmes de sonar.
Traitement des images Les DSP sont employés dans des applications de traitement des
images comme la tomodensitométrie et l’imagerie par résonance magnétique. La tomodensitométrie, très répandue dans le domaine médical, permet de scruter n’importe quelle partie du
■
763
NOTE INFORMATIQUE
Les cartes de son utilisées dans les
ordinateurs emploient un CAN
pour convertir les ondes sonores
provenant du microphone, du
lecteur CD ou d’une autre source
en signaux numériques. Le CAN
est branché à un processeur de
signal numérique (DSP). À partir
d’instructions provenant d’une
mémoire ROM, le DSP compresse
les signaux numériques de façon à
minimiser l’espace de stockage sur
disque. Le DSP dirige ensuite les
données compressées au
processeur de l’ordinateur, qui à
son tour stocke les données sur
disque dur ou sur CD-ROM.
Pour lire un son enregistré, le
processeur récupère les données
stockées et les dirige jusqu’au
DSP, qui les décompresse et les
achemine vers un CNA. La sortie
du CNA, qui contient la reproduction du signal sonore original,
est finalement dirigée vers des
haut-parleurs.
764
■
INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL
corps humain en appliquant des rayons X dans plusieurs directions. Les signaux résultants sont
ensuite convertis en codes numériques et stockés pour produire des graphiques semblables à des
tranches de corps humain. Ces images, d’une grande précision, aident les médecins à poser de
meilleurs diagnostics.
Au lieu d’utiliser des rayons X, l’imagerie par résonance magnétique se sert de champs
magnétiques et d’ondes radio pour scruter le corps humain. Cette autre application très
courante du domaine médical offre une excellente précision pour distinguer différents types
de tissus et la circulation sanguine dans les artères. L’imagerie par résonance magnétique
dépend entièrement de méthodes de traitement numérique du signal.
Dans d’autres applications comme les vidéophones, la télévision numérique et autres
médias d’images animées, les DSP emploient la compression d’images pour réduire le
nombre de bits requis et assurer la rentabilité de ces systèmes.
Filtrage On utilise souvent les DSP comme filtres pour séparer divers types de signaux
combinés, éliminer les interférences et le bruit ou pour restaurer des signaux déformés.
Même si les filtres analogiques sont toujours utiles dans certaines applications, les filtres
numériques sont habituellement supérieurs en termes de performance. L’un des
inconvénients du filtre numérique est son temps d’exécution, qui crée un délai entre
l’application du signal analogique à son entrée et la production d’un signal à sa sortie. Les
filtres analogiques n’ont pas ce problème, puisqu’une réponse apparaît à leur sortie aussitôt
qu’un signal est appliqué à leur entrée. En outre, les filtres analogiques sont moins
dispendieux que leurs homologues numériques. Toutefois, la performance du filtre
numérique est de loin supérieure dans de nombreuses applications.
Les DSP dans la téléphonie cellulaire
Le téléphone cellulaire figure parmi l’une des importantes applications des DSP. La figure
13–29 montre le schéma de principe d’un téléphone cellulaire numérique. Un codec (codeurdécodeur) de voix contient, entre autres choses, un CAN et un CNA pour effectuer les
conversions entre les signaux vocaux analogiques et le format voix numérique. La plupart des
applications de téléphonie cellulaire emploient la conversion sigma-delta. Lors d’une
transmission, le signal vocal d’un microphone est converti sous forme numérique par le CAN
du codec, puis acheminé et traité par le DSP. Le signal numérique sortant du DSP est ensuite
dirigé vers une section RF (radiofréquence) à des fins de modulation et transformé à la fréquence
radio requise pour la transmission. Lors de la réception, le signal RF renfermant les données
vocales est capté par une antenne, démodulé, transformé en codes numériques, puis traité par un
DSP. La sortie numérique du DSP, acheminée vers un codec, est restaurée sous forme de signaux
vocaux par le CNA, puis amplifiée et dirigée vers un haut-parleur.
Antenne
Codec
Microphone
Amplificateur
Filtre
CAN
Section RF
DSP
Amplificateur
Filtre
CNA
Haut-parleur
Clavier
Bloc de
contrôle
Afficheur
FIGURE 13–29
Schéma de principe d’un téléphone cellulaire.
(modulation,
démodulation,
conversion des
fréquences et
amplificateur RF)
PROCESSEUR DE SIGNAL NUMÉRIQUE (DSP)
Fonctions accomplies par un DSP Dans une application de téléphonie cellulaire, un DSP
peut accomplir de nombreuses fonctions pour rehausser et faciliter la réception et la
transmission des signaux vocaux. La liste suivante énumère quelques-unes de ces fonctions.
■
Compression de la parole Le taux du signal vocal numérique est réduit de façon
significative pour satisfaire les exigences en largeur de bande passante.
■
Décompression de la parole Le taux du signal vocal numérique reçu est restauré à
sa vitesse d’origine pour reproduire le signal vocal analogique.
■
Acheminement du protocole Le téléphone cellulaire communique avec la station la
plus proche pour établir l’emplacement de l’appareil, allouer les intervalles de temps
et de fréquence, puis établir le transfert intercellulaire vers une autre station, tandis
que le téléphone se déplace dans une autre cellule.
■
Détection et correction d’erreurs Lors d’une transmission, des codes de détection
et de correction d’erreurs sont générés pour corriger les erreurs induites dans le
canal RF au cours de la réception, à cause du bruit et des interférences.
■
Cryptage Le cryptage permet de modifier les signaux numériques pour assurer des
transmissions sécurisées. Lors de la réception, les données cryptées sont déchiffrées
et restaurées sous leur forme d’origine.
Architecture de base d’un DSP
Nous avons vu qu’un DSP est un microprocesseur spécialisé dont la vitesse est optimisée
afin de traiter des données en temps réel. Nombre de DSP sont basés sur l’architecture Harvard,
qui comprend une unité centrale de traitement (UCT) et deux mémoires, soit une pour les
données et l’autre pour le programme, comme le montre la figure 13–30.
Bus d’adresse
Bus d’adresse
Mémoire
des données
Mémoire du
programme
UCT
Bus de données
Bus d’instructions
DSP spécifiques : la famille de composants TMS320C6000
Plusieurs fabricants comme Texas Instruments, Motorola et Analog Devices manufacturent
des DSP. Ces composants sont disponibles pour des traitements en virgule fixe et en virgule
flottante. Au chapitre 2, nous avons vu que ces deux méthodes diffèrent dans la façon dont les
nombres sont stockés et traités. Tous les DSP à traitement en virgule flottante peuvent
également manipuler les calculs en virgule fixe. Les DSP en virgule fixe sont moins
dispendieux que les versions en virgule flottante et fonctionnent généralement plus
rapidement. Notez aussi que l’architecture des DSP peut varier de façon significative, même
pour des composants d’une même famille. Examinons brièvement une série particulière de
DSP pour comprendre l’architecture générale d’un processeur de signal numérique.
Parmi les DSP de la série TMS320C6000, on retrouve les composants TMS320C62xx,
TMS320C64xx et TMS320C67xx, tous membres de la famille TMS320 de Texas
Instruments. La figure 13–31 illustre un schéma de principe pour ce type d’éléments.
Chaque DSP renferme une unité centrale de traitement (UCT), que l’on désigne parfois
de cœur de DSP, contenant 64 registres de 32 bits d’usage général (composants C64xx) ou
32 registres de 32 bits d’usage général (éléments C62xx et C67xx). Les composants C67xx
sont capables de traiter des opérations en virgule flottante, tandis que les circuits C62xx et
C64xx sont des éléments en virgule fixe.
Chaque DSP comprend huit unités fonctionnelles contenant chacune deux multiplicateurs de 16 bits et six unités arithmétiques et logiques (UAL). Le tableau 13–3 résume
FIGURE 13–30
De nombreux DSP utilisent
une architecture Harvard
à deux mémoires.
■
765
766
■
INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL
Mémoire cache et mémoire du programme
(adresse de 32 bits, données de 256 bits)
UCT (coeur de DSP)
Extraction de programme
Registres de
commande
Répartition d’instructions
Décodage d’instructions
DMA
EMIF
Chemin de données A
Chemin de données B
Fichier de registre A
Fichier de registre B
.L1 .S1 .M1 .D1
.D2 .M2 .S2 .L2
Logique de
commande
Test
Évaluation
Mémoire cache et mémoire des données
(adresse de 32 bits, données de 8, 16, 32 ou 64 bits)
Interruptions
Périphériques
supplémentaires
FIGURE 13–31
Diagramme d’ensemble d’un DSP de la série TMS320C6000.
les performances respectives des DSP de la série C6000 en MIP/s (million d’instructions
par seconde), en mégaflops (million d’opérations en virgule flottante par seconde) et en
MMAC/s (millions de multiplications par seconde).
TABLEAU 13 –3
Performance de traitement
des données des DSP de la série
TMS320C6000.
DSP
T YPE
APPLICATION
VITESSE DE
TRAITEMENT
TAUX DE
MULTIPLICATION/
ACCUMUL ATION
C62xx Virgule fixe
Usage général
1 200 à 2 400 MIP/s
300 à 600 MMAC/s
C64xx Virgule fixe
Usage spécialisé
3 200 à 4 800 MIP/s
1 600 à 2 400 MMAC/s
C67xx Virgule flottante Usage général
600 à 1 000 mégaflops 200 à 333 MMAC/s
Chemins de données dans l’UCT Dans l’UCT, les sections d’extraction, de répartition et de
décodage d’instructions peuvent fournir huit instructions de 32 bits aux unités fonctionnelles
durant chaque cycle du signal d’horloge. L’UCT se divise en deux chemins de données et le
traitement des instructions est effectué à la fois dans les voies de données A et B. Chaque
chemin de données contient la moitié des registres d’usage général (16 dans les C62xx et
C67xx ou 32 dans les C64xx) et quatre unités fonctionnelles. Le registre de commande et la
logique de commande servent à configurer et à contrôler les différentes opérations du processeur.
Unités fonctionnelles Chaque chemin de données regroupe quatre unités fonctionnelles.
Les unités M (identifiées .M1 et .M2 à la figure 13–31) sont des multiplicateurs dédiés. Les
unités L (.L1 et .L2) sont en charge des opérations arithmétiques et logiques, tandis que les
PROCESSEUR DE SIGNAL NUMÉRIQUE (DSP)
■
unités S (.S1 et .S2) ont des fonctions de comparaison et de décalage. Enfin, les unités D (.D1
et .D2) effectuent des tâches de chargement et de stockage.
Traitement pipeline Un pipeline permet le traitement simultané de plusieurs instructions.
Un traitement pipeline comprend trois étapes de manipulation des instructions : extraction,
décodage et exécution. Huit instructions sont extraites simultanément de la mémoire du
programme avant d’être décodées et exécutées.
Lors de l’extraction, les huit instructions (communément désignées de paquet) sont
prélevées de la mémoire en quatre phases, comme l’illustre la figure 13–32.
■
■
■
■
Génération d’une adresse de programme Une adresse de programme est générée
par l’UCT.
Envoi d’une adresse de programme L’adresse de programme est transmise en mémoire.
Attente d’un accès de programme Une opération de lecture en mémoire se produit.
Réception d’un paquet de programme L’UCT reçoit un paquet d’instructions.
Génération
d’une adresse
de programme
Envoi d’une
adresse de
programme
Attente
d’un accès de
programme
Réception
d’un paquet de
programme
FIGURE 13–32
Les quatre phases d’extraction
d’un traitement pipeline.
La figure 13–33 montre les deux phases de l’étape de décodage d’un traitement pipeline. La
phase de répartition prépare les paquets d’instructions pour leur exécution tout en les affectant
aux unités fonctionnelles appropriées, tandis que la phase suivante décode les instructions.
Répartition
FIGURE 13–33
Les deux phases de décodage
d’un traitement pipeline.
Décodage
La phase d’exécution d’un traitement pipeline implique, comme son nom l’indique, la
mise à exécution des instructions décodées. Cette étape peut comprendre jusqu’à cinq
phases (de E1 à E5), comme le montre la figure 13–34. Le nombre de phases requis pour
chaque exécution dépend du type d’instruction, en ce sens que chaque instruction ne
nécessite pas nécessairement cinq phases. L’étape d’exécution implique, entre autres
choses, l’obtention de données de la mémoire.
E1
E2
E3
E4
E5
Mémoire interne et interfaces d’un DSP La figure 13–31 illustre qu’un DSP comprend
deux mémoires internes : l’une pour les données et l’autre pour le programme. La mémoire
de programme, dont l’architecture est organisée par paquets de 256 bits (huit instructions
de 32 bits), possède une capacité de 64 ko. La mémoire de données, qui elle aussi peut
stocker 64 ko, permet des accès par longueurs de mots de 8, 16, 32 ou 64 bits, selon le type
de composant utilisé. L’accès aux deux mémoires internes s’effectue avec des adresses de
32 bits. L’accès direct à la mémoire (DMA) sert à transférer les données sans passer par
l’UCT. En outre, une interface de mémoire externe (EMIF) permet de relier des mémoires
externes pour certaines applications. Des interfaces supplémentaires sont également
disponibles pour les ports série ou pour relier d’autres périphériques externes.
Minuteries Chaque DSP comprend deux minuteries d’usage général qui peuvent servir
pour le chronométrage d’événements, le comptage, la génération d’impulsions, le contrôle
d’interruptions de l’UCT et ainsi de suite.
FIGURE 13–34
Les cinq phases d’exécution
d’un traitement pipeline.
767
768
■
INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL
Boîtiers Ces processeurs particuliers, de technologie CMOS, sont disponibles dans des
boîtiers à billes de 352 broches, comme l’illustre la figure 13–35.
Repère de
la broche A1
AF
AE
AD
AC
AB
AA
Y
W
V
U
T
R
P
N
M
L
K
J
H
G
F
E
D
C
B
A
1
3
2
a) Vue de dessus
5
4
7
6
9
8
11 13 15 17 19 21 23 25
10 12 14 16 18 20 22 24 26
b) Vue de dessous
c) Vue de côté
FIGURE 13–35
Boîtier à billes de 352 broches.
SECTION 13–4
RÉVISION
1. Qu’entend-on par architecture de Harvard?
2. Qu’est-ce qu’un cœur de DSP?
3. Nommez deux catégories de DSP en termes de type de nombres traités.
4. Nommez les deux types de mémoires internes d’un DSP.
5. Définissez les unités suivantes : a) MIP/s
b) mégaflops
6. Décrivez brièvement l’action d’un traitement pipeline.
c) MMAC/s.
7. Nommez les trois étapes d’un traitement pipeline.
8. Que se produit-il lors de la phase d’extraction?
13–5
MÉTHODES DE CONVERSION NUMÉRIQUE-ANALOGIQUE
La conversion numérique-analogique est une partie importante de tout système de
traitement numérique. Après avoir été traitées par un DSP, les données numériques
sont restaurées sous forme analogique. Dans cette section, nous examinons le
fonctionnement théorique de deux types de convertisseurs numérique-analogique
(CNA) de base et leurs caractéristiques de performance.
Après l’étude de cette section, vous pourrez
Expliquer le fonctionnement d’un CNA à entrées de poids binaires ■ Expliquer le
fonctionnement d’un CNA à réseau R/2R ■ Discuter de la résolution, de la précision,
de la linéarité et du temps d’établissement d’un CNA ■ Discuter de la vérification
d’un CNA pour identifier des erreurs de monotonicité, de linéarité différentielle, de
gain ou de décalage
■
MÉTHODES DE CONVERSION NUMÉRIQUE-ANALOGIQUE
■
769
Convertisseur numérique-analogique à entrées de poids binaires
Une des méthodes de conversion numérique-analogique emploie un réseau de résistances,
dans lequel les valeurs des résistances représentent les poids binaires des bits d’entrée du
code numérique. La figure 13–36 illustre un CNA de quatre bits de ce type. Chacune des
résistances d’entrée est traversée ou non par un courant selon le niveau de la tension
d’entrée. Si la tension d’entrée est nulle (0 binaire), le courant vaut également zéro. Si la
tension d’entrée est un niveau HAUT (1 binaire), la quantité de courant dépend de la valeur
de la résistance d’entrée et diffère pour chacune d’elles.
V
I 0 = ––
8R
2
V
I 1 = ––
4R
21
V
I 2 = ––
2R
22
V
I 3 = ––
R
23
0
Vsor = Ir R r
Rr
8R
V
+
V
4R
V
2R
I0
R
FIGURE 13–36
Convertisseur numérique-analogique
à entrées de poids binaires de
quatre bits.
–
Ir
–
I1
I=0
V
Vsor
+
I2
I3
Comme le courant traversant l’entrée inverseuse (–) de l’ampli-op est pratiquement nul,
tous les courants d’entrée s’additionnent et traversent Rr . En outre, comme l’entrée
inverseuse est à 0 V (masse virtuelle), la chute de tension aux bornes de Rr correspond à la
tension de sortie. Par conséquent, Vsor Ir Rr .
Les valeurs des résistances d’entrée choisies doivent être inversement proportionnelles
aux poids binaires des bits d’entrée correspondants. La résistance de valeur la plus faible
(R) correspond à l’entrée de poids binaire le plus fort (23). Les autres résistances forment
des multiples de R, c’est-à-dire 2R, 4R et 8R, et correspondent aux poids binaires respectifs
22, 21 et 20. Les courants d’entrée sont également proportionnels aux poids binaires. Par
conséquent, la tension de sortie est proportionnelle à la somme des poids binaires, puisque
la somme des courants d’entrée traverse Rr .
L’un des inconvénients de ce type de CNA est le nombre important de valeurs de
résistances différentes. Par exemple, un convertisseur de huit bits implique l’utilisation de
huit résistances, de valeurs variant de R à 128R, conformément à la répartition des poids
binaires. Pire encore, une telle échelle de valeurs de résistances implique une tolérance
nominale de 1/255, soit moins de 0,4 %, si l’on veut assurer une conversion précise de
l’entrée. Il va sans dire que ce type de CNA serait très difficile à produire à grande échelle.
EXEMPLE 13–3
Déterminez la sortie du CNA à la figure 13–37 a) si les formes d’ondes représentant
une séquence de nombres de quatre bits à la figure 13–37 b) sont appliquées aux
entrées. L’entrée D0 correspond au bit le moins significatif (LSB).
200 k⍀
D0
Rr
100 k⍀
D0
10 k⍀
D1
–
50 k⍀
Vsor
D2
+
25 k⍀
D3
D1
D2
D3
b)
a)
FIGURE 13–37
+5 V
0
+5 V
0
+5 V
0
+5 V
0
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
770
■
INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL
Solution
Déterminez d’abord le courant pour chaque entrée pondérée. Comme l’entrée inverseuse (–) de l’ampli-op est à 0 V (masse virtuelle) et qu’un 1 binaire correspond à 5 V,
le courant de chaque résistance d’entrée est égal à 5 V divisé par sa valeur en ohms.
5V
= 0,025 mA
200 k
5V
I1 =
= 0,05 mA
100 k
5V
I2 =
= 0,1 mA
50 k
5V
= 0,2 mA
I3 =
25 k
I0 =
Le courant traversant l’entrée avec inversion de l’ampli-op est pratiquement nul,
en raison de son impédance extrêmement élevée. Par conséquent, on suppose que tout
le courant traverse la résistance de rétroaction Rr . Comme l’une des bornes de Rr est
à 0 V (masse virtuelle), la chute de tension aux bornes de Rr est égale à la tension de
sortie, soit une tension négative par rapport à la masse virtuelle.
Vsor(D0) = (10 k)(-0,025 mA) = -0,25 V
Vsor(D1) = (10 k)(-0,05 mA) = -0,5 V
Vsor(D2) = (10 k)(-0,1 mA) = -1 V
Vsor(D3) = (10 k)(-0,2 mA) = -2 V
0000
1111
1110
1101
1100
1011
1010
1001
1000
0111
0110
0101
0100
0
0011
Sortie du CNA de la figure 13–37.
0010
FIGURE 13–38
0001
0000
La figure 13–37 b) montre que le premier code d’entrée binaire est 0000, qui
produit une tension de sortie de 0 V. Le code d’entrée suivant est 0001 et génère
une tension de sortie de –0,25 V. Le code suivant est 0010 et produit une tension de
sortie de –0,5 V. Vient ensuite le code 0011, qui génère une tension de sortie de
–0,25 V –0,5 V –0,75 V. Chaque code binaire successif augmente donc la tension
de sortie de –0,25 V. En conséquence, cette séquence binaire ascendante d’entrée
cause une forme d’onde de sortie en escalier passant de 0 V à –3,75 V par échelons
de –0,25 V, comme l’illustre la figure 13–38.
Entrée binaire
–0,25
–0,50
–0,75
–1,00
–1,25
–1,50
–1,75
–2,00
–2,25
–2,50
–2,75
–3,00
–3,25
–3,50
–3,75
Vsor (V)
Exercice connexe
Inversez les formes d’ondes d’entrée du CNA de la figure 13–37 (D3 devient D0,
D2 devient D1, D1 devient D2, D0 devient D3) et déterminez la sortie.
MÉTHODES DE CONVERSION NUMÉRIQUE-ANALOGIQUE
■
771
Convertisseur numérique-analogique à réseau R/2R
Une autre méthode de conversion numérique-analogique est le réseau R/2R, tel qu’illustré
à la figure 13–39 avec un exemple à quatre bits. Cette méthode résout l’un des problèmes
liés au CNA à entrées de poids binaires, car elle ne requiert que deux valeurs de résistances.
Entrées
D0
D1
D2
D3
R1
2R
R3
2R
R5
2R
R7
2R
R2
R4
R6
R8
2R
R
R
R
Convertisseur numérique-analogique
à réseau R/2R.
R r = 2R
–
Vsor
+
On commence en présumant que l’entrée D3 est au niveau HAUT (5 V) et que les
autres sont au niveau BAS (masse ou 0 V). Cette condition représente ici le nombre binaire
1000. Une analyse de ce circuit permet de démontrer qu’il peut se simplifier sous la forme
équivalente illustrée à la figure 13–40 a). Presque aucun courant ne traverse la résistance
équivalente 2R puisque l’entrée inverseuse est branchée à la masse virtuelle. Par
conséquent, tout le courant (I 5 V/2R) traversant R7 circule aussi dans Rr pour donner une
tension de sortie de –5 V. L’entrée inverseuse (–) de l’ampli-op reste à environ 0 V en raison
de la rétroaction négative. Tout le courant traverse donc Rr plutôt que l’entrée inverseuse.
La figure 13–40 b) montre le circuit équivalent lorsque l’entrée D2 est à 5 V et que les
autres sont au niveau de la masse. Cette condition représente le nombre 0100. En appliquant
le théorème de Thévenin* et en regardant à partir de R8, nous obtenons 2,5 V en série avec
R, tel qu’illustré. Le courant résultant qui traverse Rr vaut donc I 2,5 V/2R, ce qui donne
une tension de sortie de –2,5 V. N’oubliez pas qu’aucun courant ne pénètre l’entrée
inverseuse de l’ampli-op, ni la résistance équivalente jusqu’à la masse, puisque la chute de
tension est à 0 V en raison de la masse virtuelle.
La figure 13–40 c) illustre le circuit équivalent lorsque l’entrée D1 vaut 5 V et que les
autres sont à la masse. Cette condition représente le nombre 0010. L’équivalent Thévenin
vu de R8 est une tension de 1,25 V en série avec R, comme le montre la figure. Le courant
traversant Rr vaut donc I 1,25 V/2R, pour une tension de sortie de –1,25 V.
La figure 13–40 d) montre le circuit équivalent lorsque D0 est à 5 V et que les autres
sont à la masse. Cette condition correspond au nombre binaire 0001. L’équivalent Thévenin
vu de R8 donne une tension de 0,625 V en série avec R. Le courant résultant qui traverse Rr
vaut donc I 0,625 V/2R, soit une tension de sortie –0,625 V.
Notez que chaque entrée successive de poids plus faible produit une tension de sortie
diminuée de moitié, afin que la tension de sortie demeure proportionnelle au poids binaire
des bits d’entrée.
Caractéristiques de performance des CNA
Les caractéristiques de performance d’un convertisseur numérique-analogique incluent sa
résolution, sa précision, sa linéarité, sa monotonicité et son temps d’établissement.
Examinons-les brièvement.
■
FIGURE 13–39
Résolution La résolution d’un CNA est la réciproque du nombre maximal de pas
discrets à la sortie (valeurs différentes de zéro). Ce paramètre dépend donc du
nombre de bits d’entrée. Par exemple, un CNA de quatre bits possède une résolution
de 1 divisé par 24 – 1, soit un pourcentage de (1/15)100 6,67 %. Le nombre de
valeurs discrètes différentes de zéro est égal à 2n – 1, où n représente le nombre de
bits. La résolution peut également s’exprimer en nombre de bits convertis.
*Le théorème de Thévenin stipule que l’on peut minimiser n’importe quel circuit en une source de tension
équivalente en série avec une résistance équivalente.
■
772
INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL
+5V
D3 = 1
5V
I = –––
2R
R7
2R
Rr
+
2R
–
–
Résistance
équivalente avec D2 ,
D1 et D0 à la masse,
RÉQ = 2R
共 兲
5 V 2R = –5 V
Vsor = –IR r = – ––––
2R
≈0V
+
a) Circuit équivalent pour D3 = 1, D2 = 0, D1 = 0 et D0 = 0
+5V
D2 = 1
Rr
R5
2R
2R
2,5 V
I = ––––
2R
+
R8
VTH
+ 2,5 V
–
R
RÉQ = 2R
R7
2R
RTH
R8
R
R
I≅0
2R
–
–
+
≈0V
+
R7
2R
D0 = 0
D1 = 0
Rr
Vsor = –IR r
共 兲
2,5 V
= – ––––– 2R = –2,5 V
2R
D3 = 0
b) Circuit équivalent pour D3 = 0, D2 = 1, D1 = 0 et D0 = 0
+5V
D1 = 1
Rr
R3
2R
2R
1,25 V
I = –––––
2R
Rr
–
+
R6
R8
VTH
+ 1,25 V
–
R
R5
2R
RÉQ
= 2R
R
R7
2R
2R
RTH
R8
R
R
I≅0
–
+
≈0V
+
Vsor = –IR r
R7
2R
D0 = 0
D2 = 0
共
兲
1,25 V
= – ––––––
2R = –1,25 V
2R
D3 = 0
c) Circuit équivalent pour D3 = 0, D2 = 0, D1 = 1 et D0 = 0
+5V
D0 = 1
R1
2R
R4
R2
2R
+
2R
R6
R8
–
R
0,625 V
I = –––––––
Rr
2R
Rr
R3
2R
R
R5
2R
R
≈0V
R7
2R
+
VTH
+ 0,625 V
RTH
R8
R
R
I≅0
D2 = 0
+
Vsor = –IR r
共
兲
0,625 V 2R = –0,625 V
= – –––––––
2R
D3 = 0
d) Circuit équivalent pour D3 = 0, D2 = 0, D1 = 0 et D0 = 1
–
–
≈0V
R7
2R
D1 = 0
2R
FIGURE 13–40
Analyse d’un convertisseur numérique-analogique à réseau R/2R.
MÉTHODES DE CONVERSION NUMÉRIQUE-ANALOGIQUE
■
Précision La précision est une comparaison entre la sortie réelle d’un CNA et la sortie
idéale prévue. Elle s’exprime en pourcentage de la tension de sortie à pleine échelle
(maximale). Par exemple, si la sortie pleine échelle d’un convertisseur vaut 10 V et que
sa précision est de ± 0,1 %, l’erreur maximale de tension de sortie vaut (10V)(0,001) 10 mV. Idéalement, la précision ne devrait jamais dépasser ± 1/2 du bit le moins
significatif. Pour un convertisseur de huit bits, le bit le moins significatif vaut 0,39 %
de l’échelle maximale. La précision devrait être approximativement de ± 0,2 %.
■
Linéarité Une erreur de linéarité est une déviation de la sortie réelle d’un CNA par
rapport à sa sortie idéale en ligne droite, causée par une légère inégalité de ses
composants internes. Par exemple, une erreur de décalage correspond à la tension
mesurée à la sortie lorsque tous les bits d’entrée sont des zéros.
■
Monotonicité Un CNA est monotonique si sa sortie en forme d’escalier ne comporte
aucune marche de descente lorsque l’entrée parcourt les valeurs de 0 à la pleine échelle.
■
Temps d’établissement Le temps d’établissement désigne l’intervalle requis par
le CNA pour se stabiliser à ± 1/2 LSB de sa valeur finale lorsqu’un changement se
produit dans le code d’entrée.
EXEMPLE 13–4
Déterminez la résolution en pourcentage des convertisseurs suivants :
a) CNA de huit bits
b) CNA de 12 bits
a) Pour le convertisseur de huit bits,
Solution
1
1
* 100 = 0,392 %
* 100 =
255
28 - 1
b) Pour le convertisseur de 12 bits,
1
1
* 100 = 0,0244 %
* 100 =
4095
212 - 1
Calculez la résolution d’un CNA de 16 bits.
Exercice connexe
Vérification d’un convertisseur numérique-analogique
La figure 13–41 illustre un banc d’essai pour vérifier un CNA. Cette méthode de base
consiste à appliquer une séquence de codes binaires aux entrées tout en observant la sortie
résultante. Cette séquence de codes binaires, d’ordre ascendant, doit couvrir la pleine
échelle des valeurs comprises entre 0 et 2n – 1, où n représente le nombre de bits.
SAVE/RECALL
MEASURE
ACQUIRE
UTILITY
CURSOR
DISPLAY
AUTOSET
MENUS
Codes
binaires
VERTICAL
POSITION
CNA
Source de
séquence
binaire
de test
0
1
2
0 à 2n – 1
n
RUN/STOP
HORIZONTAL
TRIGGER
POSITION
LEVEL
MATH
MENU
CURSOR 1
HOLDOFF
CURSOR 2
TRIGGER MENU
Sortie
analogique
CH 1
MENU
CH 2
MENU
HORIZONTAL
MENU
VOLTS/DIV
VOLTS/DIV
SEC/DIV
5V
5V
SET LEVEL TO 50%
FORCE TRIGGER
TRIGGER VIEW
PROBE COMP
5V
POSITION
HARDCOPY
FIGURE 13–41
Banc d’essai pour vérifier un convertisseur analogique-numérique.
2 mV
CH 1
2 mV
CH 2
5s
5 ns
EXT TRIG
■
773
774
■
INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL
La sortie idéale est une rampe en forme d’escalier en ligne droite, comme on peut le voir
sur la figure. La résolution s’accroît à mesure que le nombre de bits du code binaire
augmente. En d’autres termes, le nombre de marches formant l’escalier augmente et la
sortie ressemble de plus en plus à une rampe linéaire en ligne droite.
Erreurs de conversion numérique-analogique
Plusieurs types d’erreurs sont possibles dans une conversion numérique-analogique. La
figure 13–42 montre quelques exemples pour une conversion de quatre bits. Une telle
conversion produit un total de 15 pas discrets. Chaque graphique sur la figure montre la
rampe en forme d’escalier idéale et les sorties inexactes.
Erreur de monotonicité Les marches de descente illustrées à la figure 13–42 a) indiquent
que la performance du convertisseur n’est pas monotonique. Dans ce cas particulier,
l’erreur se produit parce que le bit de poids 21 du code binaire est interprété comme étant
un 0 constant. En d’autres termes, un court-circuit provoque un niveau BAS constant sur la
ligne d’entrée de ce bit.
Erreur de linéarité différentielle La figure 13–42 b) montre une erreur dans la linéarité
différentielle du convertisseur. Ce type de problème produit des pas d’une amplitude moins
élevée que la normale pour certains codes d’entrée. Ici, cette défaillance résulte d’un poids
de bit 22 insuffisant, causé par une résistance d’entrée défectueuse. Nous pourrions
également être en présence du cas inverse, dans lequel certains pas seraient d’une amplitude
trop élevée à cause d’un poids binaire particulier trop grand.
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
Idéale
Entrée
binaire
Sortie
analogique
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
Gain trop élevé
Gain trop faible
c) Gain trop élevé ou trop faible (en vert)
Entrée
binaire
b) Erreur de linéarité différentielle (en vert)
a) Erreur de monotonicité (en vert)
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
Sortie
analogique
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Erreurs de conversion
numérique-analogique.
Sortie
analogique
Entrée
binaire
Sortie
analogique
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
FIGURE 13–42
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
d) Erreur de décalage (en vert)
Entrée
binaire
MÉTHODES DE CONVERSION NUMÉRIQUE-ANALOGIQUE
■
Gain trop faible ou trop élevé La figure 13–42 c) montre des erreurs de sortie causées
par un gain trop faible ou trop élevé. Dans le cas du gain trop faible, toutes les amplitudes
des pas sont inférieures à la valeur idéale. Dans le cas du gain trop élevé, toutes les
amplitudes des pas sont supérieures à la valeur idéale. Cette situation peut être causée par
une résistance de rétroaction défectueuse dans le circuit d’ampli-op.
Erreur de décalage La figure 13–42 d) illustre une erreur de décalage. Notez, lorsque
l’entrée binaire est de 0000, que la tension de sortie est différente de zéro. Cette quantité de
décalage est d’ailleurs identique pour tous les échelons de la conversion. Ce type de
problème est souvent causé par un ampli-op défectueux ou mal ajusté.
EXEMPLE 13–5
Un CNA donne la sortie illustrée à la figure 13–43 lorsqu’une séquence binaire
ascendante de quatre bits est appliquée à ses entrées. Identifiez le type d’erreur et
suggérez une démarche pour corriger le problème.
FIGURE 13–43
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
Solution
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Sortie
analogique
Entrée
binaire
L’exécution du CNA de cet exemple n’est pas monotonique. Une analyse de la sortie
révèle que le composant convertit plutôt la séquence ci-dessous et non la séquence
binaire ascendante précédemment discutée.
0010, 0011, 0010, 0011, 0110, 0111, 0110, 0111, 1010, 1011, 1010, 1011, 1110, 1111, 1110, 1111
Il semble que le bit de poids 21 soit bloqué sur un niveau HAUT (1) constant. Pour
trouver le problème, mesurez la tension à la broche d’entrée de ce bit sur le composant.
Si les niveaux varient, le problème se situe à l’intérieur du CNA et il faut alors le remplacer.
Si par contre la broche n’indique aucune variation et qu’elle demeure à un niveau HAUT
constant, il y a un court-circuit entre V et cette broche quelque part sur le circuit.
Exercice connexe
Déterminez la sortie du CNA lorsqu’une séquence binaire ascendante de quatre bits est
appliquée aux entrées et que le bit de poids 20 est bloqué sur un niveau HAUT constant.
Filtre de reconstruction
La sortie d’un CNA donne une approximation en forme d’escalier d’un signal analogique
original préalablement traité par un DSP. L’emploi d’un filtre de reconstruction (parfois
qualifié de post-filtre) permet d’aplanir la sortie du CNA en éliminant les fréquences
élevées causées par les transitions rapides des « marches de l’escalier », comme on peut le
distinguer sur la figure 13–44.
775
776
■
INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL
Filtre de
reconstruction
Sortie du CNA
Sortie analogique finale
FIGURE 13–44
Un filtre de reconstruction permet d’adoucir la sortie d’un CNA.
SECTION 13–5
RÉVISION
1. Nommez le principal inconvénient du CNA à entrées de poids binaires.
2. Quelle est la résolution d’un CNA de quatre bits?
3. Comment peut-on détecter une erreur de monotonicité dans un CNA?
4. Quel sera l’effet d’un gain trop faible à la sortie d’un CNA?
RÉSUMÉ
GLOSSAIRE
■
Le traitement numérique du signal implique la numérisation de signaux analogiques, souvent en
temps réel, dans le but d’en modifier ou d’en améliorer le contenu.
■
En général, un système de traitement numérique du signal comprend un filtre anti-repliement,
un circuit échantillonneur bloqueur, un convertisseur analogique-numérique (CAN), un
processeur de signal numérique (DSP), un convertisseur numérique-analogique (CNA) et un
filtre de reconstruction.
■
L’échantillonnage est le processus de conversion d’un signal analogique en une série
d’impulsions et où chacune d’elles représente l’amplitude du signal à un instant précis.
■
Le théorème de l’échantillonnage stipule que le taux d’échantillonnage doit être au moins deux
fois supérieur à la fréquence la plus élevée à échantillonner (fréquence de Nyquist).
■
Une conversion analogique-numérique transforme un signal analogique en codes numériques.
■
Parmi les différents types de CAN, on retrouve le CAN simultané (flash), le CAN à double
pente, le CAN à approximations successives et le CAN sigma-delta.
■
Un processeur numérique de signal (DSP) est un microprocesseur spécialisé dont on a optimisé
la vitesse afin de traiter des données en temps réel.
■
La plupart des DSP sont basés sur l’architecture Harvard, qui comprend une mémoire de
données et une mémoire de programme.
■
Un traitement pipeline comprend trois étapes : l’extraction, le décodage et l’exécution.
■
Une conversion numérique-analogique transforme une série de codes numériques représentant
un signal analogique sous sa forme d’origine.
■
Parmi les différents types de CNA, on retrouve le CNA à entrées de poids binaires et le CNA à
réseau R/2R.
Ces termes se retrouvent également dans le glossaire à la fin du livre.
Cœur de DSP Autre terme pour l’unité centrale de traitement d’un DSP.
Convertisseur analogique-numérique (CAN)
analogique en informations numériques.
Composant qui permet de convertir un signal
Convertisseur numérique-analogique (CNA) Composant qui permet de convertir des informations
numériques en un signal analogique.
Décodage Étape d’un traitement pipeline dans un DSP, au cours de laquelle des instructions sont
attribuées à des unités fonctionnelles, puis décodées.
AUTOTEST
■
777
Distorsion de repliement (aliasing) Effet créé lorsqu’un signal est échantillonné à une vitesse
inférieure à la moitié de la fréquence de Nyquist. La distorsion de repliement génère des fréquences
parasites qui interfèrent avec la fréquence du signal.
DSP Processeur de signal numérique qui traite les données en temps réel.
Échantillonnage Processus de capture d’un nombre suffisant de valeurs discrètes en différents points
d’une forme d’onde pour représenter celle-ci numériquement.
Exécution Étape d’un traitement pipeline au cours de laquelle des instructions décodées sont mises
à exécution.
Extraction Étape d’un traitement pipeline au cours de laquelle une instruction est extraite de la
mémoire de programme.
Fréquence de Nyquist Fréquence de signal la plus élevée pouvant être échantillonnée à une vitesse
spécifique. Fréquence égale ou inférieure au double du taux d’échantillonnage.
Mégaflops Million d’opérations en virgule flottante par seconde.
MIP/s Million d’instructions par seconde.
MMAC/s Million de multiplications par seconde.
Quantification Processus par lequel un code binaire est attribué à chaque valeur échantillonnée lors
d’une conversion analogique-numérique.
Traitement pipeline Composante d’une architecture de DSP qui permet le traitement simultané de
multiples instructions.
AUTOTEST
Les réponses se retrouvent en fin de chapitre.
1. L’abréviation CAN désigne un
a) codeur alphanumérique
b) convertisseur analogique-numérique
c) composant analogique de numérisation
d) comparateur analogique-numérique
2. L’abréviation CNA désigne un
a) composant de numérisation analogique
b) codeur numérique analytique
c) comparateur numérique-analogique
d) convertisseur numérique-analogique
3. Un système de traitement numérique du signal fonctionne normalement
a) en temps réel
b) en temps imaginaire
c) en temps compressé
d) en temps informatique
4. L’échantillonnage d’un signal analogique produit
a) une série d’impulsions proportionnelles à l’amplitude du signal
b) une série d’impulsions proportionnelles à la fréquence du signal
c) des codes numériques qui représentent l’amplitude du signal analogique
d) des codes numériques qui représentent la durée de chaque échantillon
5. Selon le théorème de l’échantillonnage, le taux d’échantillonnage doit toujours
a) être inférieur à la moitié de la fréquence la plus élevée du signal
b) être supérieur au double de la fréquence la plus élevée du signal
c) être inférieur à la moitié de la fréquence la moins élevée du signal
d) être supérieur à la fréquence la moins élevée du signal
6. L’opération de maintien se produit
a) avant chaque échantillon
b) au cours de chaque échantillon
c) après la conversion analogique-numérique
d) tout de suite après un échantillon
7. Le processus de quantification
a) convertit la sortie de l’échantillonneur bloqueur en codes binaires
b) convertit les impulsions d’échantillonnage en niveaux discrets
c) convertit une séquence de codes binaires en un signal analogique reconstruit
d) filtre les fréquences indésirables avant l’amorce de l’échantillonnage
778
■
INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL
8. En général, on peut reconstruire un signal analogique plus précis avec
a) plus de niveaux de quantification
b) moins de niveaux de quantification
c) un taux d’échantillonnage plus élevé
d) un taux d’échantillonnage moins élevé
e) a et c
9. Un convertisseur analogique-numérique simultané (flash) emploie
a) des compteurs
b) des amplis-op
c) un intégrateur
d) des bascules
e) a et c
10. Un convertisseur analogique-numérique à double pente utilise
a) un compteur
b) des amplis-op
c) un intégrateur
d) un différentiateur
e) a et c
11. La sortie d’un convertisseur analogique-numérique sigma-delta renferme
a) des codes binaires parallèles b) des données à bits multiples
c) des données monobit
d) une tension différentielle
12. L’architecture Harvard comprend
a) une UCT et une mémoire principale
b) une UCT et deux mémoires de données
c) une UCT, une mémoire de programme et une mémoire de données
d) une UCT et deux fichiers de registres
13. Le nombre minimal de registres d’usage général contenus dans un DSP de la série
TMS320C6000 est
a) 32
b) 64
c) 16
d) 8
14. Chacune des deux mémoires internes des composants de la série TMS320C6000 ont une
capacité de
a) 1 Mo
b) 512 ko
c) 64 ko
d) 32 ko
15. Combien d’instructions sont traitées simultanément lors d’un traitement pipeline dans un
composant de la série TMS320C6000?
a) huit
b) quatre
c) deux
d) une
16. L’étape de traitement pipeline pendant laquelle des instructions sont recouvrées de la mémoire
se nomme
a) exécution
b) accumulation
c) décodage
d) extraction
17. Dans un convertisseur numérique-analogique à entrées de poids binaires, les résistances des
entrées
a) déterminent l’amplitude du signal analogique
b) déterminent le poids des entrées numériques
c) limitent la consommation d’énergie
d) éliminent l’effet de charge de la source
18. Un convertisseur numérique-analogique à réseau R/2R comprend
a) quatre valeurs de résistances
b) une valeur de résistance
c) deux valeurs de résistances
d) autant de valeurs de résistances qu’il y a d’entrées
PROBLÈMES
SECTION 13–1
Les réponses aux problèmes à numéros impairs se retrouvent à la fin du livre.
Concepts de base du traitement numérique du signal
1. Quel est le rôle d’une conversion analogique-numérique?
PROBLÈMES
■
779
2. Inscrivez les noms appropriés dans chacun des blocs fonctionnels sur le schéma de principe du
système de traitement numérique du signal à la figure 13–45.
FIGURE 13–45
3. Quelle est l’utilité d’une conversion numérique-analogique?
SECTION 13–2
Conversion de signaux analogiques sous forme numérique
4. La forme d’onde de la figure 13–46 est appliquée à un circuit d’échantillonnage à toutes
les 3 ms. Illustrez la sortie du circuit d’échantillonnage s’il existe une correspondance de
tension d’un à un entre l’entrée et la sortie.
V
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 t (ms)
FIGURE 13–46
5. La sortie du circuit d’échantillonnage du problème 4 est appliquée à un circuit de maintien
(échantillonneur bloqueur). Illustrez la sortie du circuit de maintien.
6. Si la sortie du circuit échantillonneur bloqueur du problème 5 est quantifiée sur deux bits,
quelle sera la séquence de codes binaires résultante?
7. Répétez le problème 6 en utilisant une quantification de quatre bits.
8. a) Reconstruisez le signal analogique à partir de la quantification de deux bits du problème 6.
b) Reconstruisez le signal analogique à partir de la quantification de quatre bits du problème 7.
9. Dessinez la fonction analogique représentée par la séquence de nombres binaires suivante :
1111, 1110, 1101, 1100, 1010, 1001, 1000, 0111, 0110, 0101, 0100, 0101, 0110, 0111, 1000,
1001, 1010, 1011, 1100, 1100, 1100, 1011, 1010, 1001.
SECTION 13–3
Méthodes de conversion analogique-numérique
10. La tension à l’entrée d’un certain amplificateur inverseur à ampli-op est de 10 mV et la sortie
vaut 2 V. Quel est le gain en tension en boucle fermée?
11. Pour obtenir un gain en tension en boucle fermée de 330 avec un amplificateur inverseur,
quelle valeur de résistance de rétroaction doit-on utiliser si Re 1,0 kΩ?
780
■
INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL
12. Déterminez le code binaire à la sortie d’un CAN simultané de trois bits pour le signal d’entrée
analogique illustré à la figure 13–47.
FIGURE 13–47
V
9
8
7
6
5
4
3
2
1
0
10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 160 170 180 190
t ( µ s)
13. Répétez le problème 12 avec la forme d’onde analogique de la figure 13–48.
FIGURE 13–48
V
9
8
7
6
5
4
3
2
1
0
10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 160 170 180 190 200
t ( µ s)
14. La sortie maximale d’un certain CAN à approximations successives vaut 8 V. Si l’on applique
une tension constante de 6 V à l’entrée analogique, déterminez la séquence d’états binaires du
registre à approximations successives (RAS).
15. Répétez le problème 14 avec un CAN à approximations successives de quatre bits.
16. Un CAN produit la séquence de nombres binaires suivante lorsqu’un signal analogique est
appliqué à son entrée : 0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 0110, 0101, 0100,
0011, 0010, 0001, 0000.
a) Reconstruisez l’entrée à partir des données numériques.
b) À quoi ressemblerait la sortie reconstruite si une défaillance du CAN fait en sorte que le
code 0111 est manquant?
SECTION 13–4
Processeur de signal numérique (DSP)
17. Un DSP de type TMS320C62xx utilise des instructions de 32 bits et fonctionne à 2 000 MIP/s.
Combien d’octets le DSP traite-t-il en une seconde?
18. Si la fréquence du signal d’horloge d’un DSP de type TMS320C64xx est de 400 MHz, quelle
quantité d’instructions ce composant peut-il fournir aux unités fonctionnelles de l’UCT en une
seconde?
19. Combien d’opérations en virgule flottante un DSP peut-il traiter en une seconde s’il est
paramétré à 1 000 mégaflops?
20. Énumérez et décrivez les quatre phases d’une opération d’extraction dans un DSP de la série
TMS320C6000.
21. Énumérez et décrivez les deux phases d’une opération de décodage dans un DSP de la série
TMS320C6000.
SECTION 13–5
Méthodes de conversion numérique-analogique
22. La résistance d’entrée de poids le plus faible du CNA de quatre bits à la figure 13–36 possède
une valeur de 10 kΩ. Quelles doivent être les valeurs des autres résistances d’entrée?
PROBLÈMES
■
781
23. Déterminez la sortie du CNA à la figure 13–49 a) si la séquence de nombres de quatre bits de
la partie b) est appliquée à ses entrées. Les entrées de données utilisent un niveau BAS de 0 V
et un niveau HAUT de 5 V.
FIGURE 13–49
200 k⍀
10 k⍀
D0
D0
100 k⍀
D1
D1
–
50 k⍀
Sortie
D2
D2
+
25 k⍀
D3
D3
a)
b)
24. Répétez le problème 23 pour les entrées illustrées à la figure 13–50.
FIGURE 13–50
D0
D1
D2
D3
25. Déterminez la résolution de chacun des CNA suivants et exprimez-la en pourcentage :
a) 3 bits
b) 10 bits
c) 18 bits
26. Développez un circuit capable de générer une séquence de test de huit bits pour le banc d’essai
illustré à la figure 13–41.
27. Une défaillance dans un CNA de quatre bits fait en sorte que son MSB demeure bloqué à un
niveau BAS (0) constant. Dessinez la sortie analogique du CNA lorsqu’une séquence binaire
ascendante est appliquée à ses entrées.
28. On observe la sortie illustrée à la figure 13–51 lorsqu’une séquence binaire ascendante est
appliquée aux entrées d’un CNA de quatre bits. Quel est le problème?
FIGURE 13–51
Sortie
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Entrée binaire
782
■
INTRODUCTION AU TRAITEMENT NUMÉRIQUE DU SIGNAL
RÉPONSES
RÉVISIONS DE SECTION
SECTION 13–1
Concepts de base du traitement numérique du signal
1. Le sigle DSP désigne un processeur de signal numérique.
2. Le terme CAN signifie convertisseur analogique-numérique.
3. Le terme CNA signifie convertisseur numérique-analogique.
4. Un convertisseur analogique-numérique transforme un signal analogique sous forme
numérique.
5. Un convertisseur numérique-analogique transforme un signal numérique sous forme
analogique.
SECTION 13–2
Conversion de signaux analogiques sous forme numérique
1. L’échantillonnage désigne le processus de conversion d’un signal analogique en une série
d’impulsions pour représenter son amplitude.
2. Le niveau d’une valeur échantillonnée doit être maintenu pour donner le temps au
convertisseur de transformer la valeur en code binaire.
3. Le taux d’échantillonnage minimal est de 40 kHz.
4. La quantification désigne le processus de conversion d’un niveau échantillonné en un code
binaire.
5. Le nombre de bits détermine la précision d’une quantification.
SECTION 13–3
Méthodes de conversion analogique-numérique
1. La méthode simultanée (flash) est la plus rapide.
2. La méthode sigma-delta produit un flux de données monobit.
3. Oui, un convertisseur à approximations successives possède un temps de conversion fixe.
4. Des codes manquants, inexacts ou décalés sont des erreurs pouvant être captées à la sortie
d’un CAN.
SECTION 13–4
Processeur de signal numérique (DSP)
1. L’architecture de Harvard implique l’emploi d’une UCT, d’une mémoire de données et d’une
mémoire de programme.
2. Le cœur d’un DSP désigne une UCT.
3. Les DSP en virgule fixe et les DSP en virgule flottante.
4. Les deux types sont la mémoire de données et la mémoire de programme.
5. a) MIP/s : million d’instructions par seconde.
b) mégaflops : million d’opérations en virgule flottante par seconde.
c) MMAC/s : million de multiplications par seconde.
6. Le traitement pipeline permet de traiter simultanément plusieurs instructions.
7. Les étapes d’un traitement pipeline sont l’extraction, le décodage et l’exécution.
8. Lors de l’extraction, des instructions sont récupérées dans la mémoire de programme.
SECTION 13–5
Méthodes de conversion numérique-analogique
1. Chaque résistance d’un CNA à entrées de poids binaires possède une valeur différente.
2. (1/(24 – 1))100 % 6,67 %
3. Une marche de descente indique une erreur de monotonicité dans un CNA.
4. Les amplitudes des pas seront inférieures aux valeurs idéales.
RÉPONSES
0000
1000
0100
1100
0010
1010
0110
1110
0001
1001
0101
1101
0011
1011
0111
1111
D3
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
D2
FIGURE 13–52
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
FIGURE 13–53
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
D1
0
–0,25
–0,50
–0,75
–1,00
–1,25
–1,50
–1,75
–2,00
–2,25
–2,50
–2,75
–3,00
–3,25
–3,50
–3,75
783
Sortie
analogique
D0
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
■
Entrée
binaire
FIGURE 13–54
EXERCICES CONNEXES
13–1 100, 111, 100, 000, 011, 110. Oui, certaines informations sont perdues.
13–2 Voir la figure 13–52.
13–3 Voir la figure 13–53.
13–4 (1/(216 – 1))100 % 0,00153 %
13–5 Voir la figure 13–54.
AUTOTEST
1. b)
2. d)
3. a)
4. a)
5. b)
6. d)
7. a)
8. e)
9. b)
10. e)
11. c)
12. c)
13. a)
14. c)
15. a)
16. d)
17. b)
18. c)
Références
Dahnoun, Naim. Digital Signal Processing Implementation Using the TMS320C6000 DSP
Platform. Reading, Mass.: Addison-Wesley Longman. 2000.
Hayes, Monson. Schaum’s Outline of Digital Signal Processing. New York: McGraw-Hill. 1998.
Kuo, Sen, & Bob Lee. Real-Time Digital Signal Processing: Implementations, Applications,
and Experiments with the TMS320C55x. New York: John Wiley & Sons. 2001.
Lyons, Richard. Understanding Digital Signal Processing. Reading, Mass.: Addison-Wesley
Longman. 1996.
Marven, Craig, & Gillian Ewers. A Simple Approach to Digital Signal Processing.
New York: John Wiley & Sons. 1996.
Oppenheim, Alan, & Ronald Schafer. Digital Signal Processing. Englewood Cliffs, N.J.:
Prentice-Hall. 1974.
Orfanidis, Sophocles. Introduction to Signal Processing. Upper Saddle River, N.J.:
Prentice-Hall. 1996.
Proakis, John, & Dimitris Manolakis. Digital Signal Processing: Principles, Algorithms,
and Applications, 3d ed. Upper Saddle River, N.J.: Prentice-Hall. 1996.
Steiglitz, Ken. Digital Signal Processing Primer: With Applications to Digital Audio and
Computer Music. Reading, Mass.: Addison-Wesley Longman. 1996.
Williams, Douglas, & Vijay Madisetti. Digital Signal Processing Handbook. Boca Raton,
Fl.: CRC Press. 1997.