
disponibles élevées. Ces deux indicateur de performance
sont résumés dans le tableau 1.
5 Conclusion
Dans cet article, nous avons proposé un algorithme de
faible complexité, nommé WFR-GBL pour résoudre le
problème de l’allocation de débit sous contraintes de puis-
sance. L’optimalité a été établie théoriquement et vérifiée
par simulation. Les simulations de Monte Carlo menées
sur des canaux PLC ont de plus permis de montrer ses
très bonnes performances en terme de vitesse d’exécution.
Annexe A. Preuve du théorème 1
Notons bW F R
1et bW F R
2les nombres de bits pour deux
sous-porteuses distinctes. On supposera sans perte de gé-
néralité que ∆b=bW F R
1−bW F R
2≥0. Comme m=
round(x)⇔m−1/2≤x < m + 1/2,
⇒bW F R
1−1/2−(bW F R
2+ 1/2) < cW F
1−cW F
2
< bW F R
1+ 1/2−(bW F R
2−1/2) (11)
⇒∆b−1<log2(g1) + S2−(log2(g2) + S2)<∆b+ 1 (12)
⇒2∆b−1<g1
g2
<2∆b+1 (13)
•La puissance requise pour ajouter un bit à la sous-
porteuse 1 et la puissance gagnée en retirant un bit
sur la sous-porteuse 2 sont ∆P↑
bW F R
1→bW F R
1+1 =2bW F R
1Γ
g1
et ∆P↓
bW F R
2→bW F R
2−1=2bW F R
2−1Γ
g2. D’après (13), g1
g2
<
2∆b+1 ⇒∆P↑
bW F R
1→bW F R
1+1 >∆P↓
bW F R
2→bW F R
2−1.
•De même, comme g1
g2
>2∆b−1d’après (13), on a
∆P↑
bW F R
2→bW F R
2+1 >∆P↓
bW F R
1→bW F R
1−1.
Il n’y a aucun mouvement possible d’un bit entre deux
sous-porteuses qui réduise la puissance totale requise. Ainsi,
bW F R est un vecteur d’allocation de bits efficace.
Annexe B. Preuve du théorème 2
La condition suffisante, i.e., be≥bf⇒ ||Pe||1≥ ||Pf||1,
provient du fait que la puissance allouée à une sous-porteuse
augmente avec le nombre de bits, i.e., be≥bf(inéga-
lité composante par composante) ⇒Pe≥Pfet donc
||Pe||1≥ ||Pf||1.
Pour la condition nécessaire (si beand bfsont deux
vecteurs efficaces et ||Pe||1≥ ||Pf||1alors be≥bf), on
utilise une démonstration par l’absurde.
Supposons que ||Pe||1≥ ||Pf||1et ∃n0:be
n0< bf
n0. Si
∀n6=n0,be
n≤bf
n, alors ||Pe||1<||Pf||1, ce qui contredit
l’hypothèse. Donc, ∃n1:be
n1> bf
n1et
be
n0< bf
n0⇒be
n0≤bf
n0−1(14)
⇒∆P↑
be
n0→be
n0+1 =2be
n0Γ
gn0
≤2bf
n0−1Γ
gn0
= ∆P↓
bf
n0→bf
n0−1(15)
be
n1> bf
n1⇒be
n1≥bf
n1+ 1 (16)
⇒∆P↓
be
n1→be
n1−1=2be
n1−1Γ
gn1
≥2bf
n1Γ
gn1
= ∆P↑
bf
n1→bf
n1+1 (17)
Comme bfest un vecteur efficace, ∆P↑
bf
n1+1→bf
n1
>∆P↓
bf
n0→bf
n0−1.
Alors, d’après (15) et (17), on a ∆P↑
be
n0→be
n0+1 <∆P↓
be
n1→be
n1−1
ce qui contredit l’hypothèse selon laquelle "beest un vec-
teur efficace".
Finalement, be
n≥bf
n,∀n, i.e., be≥bf(composante par
composante).
Annexe C. Preuve du théorème 3
On considère deux cas : i) Pr
tot ≤Ptot et ii) Pr
tot > Ptot.
Dans le cas i), la contrainte de puissance totale est rem-
plie. Donc, Pn=Pr
max(n)et bn=br
max(n)représente l’al-
location optimale. Dans le cas ii), il faut considérer deux
sous cas : ii-1) ||PW F R||1≤Ptot et ii-2) ||PW F R||1> Ptot.
Pour le cas ii-1), l’algorithme Z-GBA est appliqué et sa
solution bop vérifie 0<bW F R ≤bop. Comme bW F R est
un vecteur efficace et que cette propriété est maintenue
à chaque itération de l’algorithme Z-GBA, bW F R est un
vecteur intermédiaire de l’algorithme Z-GBA. Donc dans
ce cas l’algorithme WFR-GBL converge vers l’optimum
global, comme le Z-GBA.
Pour le cas ii-2), ||Pr
max||1≥ ||PW F R||1≥Ptot ≥ ||Pop||1
et d’après le théorème 2, br
max ≥bW F R ≥bop. l’algo-
rithme M-GBR fournit à chaque itération un vecteur ef-
ficace. On en déduit comme pour le cas i-1) que bW F R
est un vecteur intermédiaire efficace du M-GBR et que là
l’algorithme WFR-GBL converge vers l’optimum global.
Références
[1] IEEE Std 1901-2012, “IEEE Standard for Broadband over Po-
wer Line Networks : Medium Access Control and Physical Layer
Specification.”
[2] ANSI Std. T1.413-1998, “Asymmetric digital subscriber line
(ADSL) metallic interface.”
[3] E. Baccarelli, A. Fasano, and M. Biagi, “Novel efficient bit-
loading algorithms for peak-energy-limited ADSL-Type multi-
carrier systems,” IEEE Trans. Signal Process., vol. 50(5), pp.
1237–1247, 2002.
[4] E. Baccarelli and M. Biagi, “Optimal integer bit-loading for mul-
ticarrier ADSL systems subject to spectral-compatibility limits,”
Signal Processing (EURASIP), vol. 84(4), pp. 729–741, 2004.
[5] N. Papandreou and T. Antonakopoulos, “Bit and power alloca-
tion in constrained multicarrier systems : The single-user case,”
EURASIP Journal on Advances in Signal Processing, 2008.
[6] J. M. Cioffi, “A multicarrier primer,” http://www.stanford.edu/
group/cioffi/documents/multicarrier.pdf, 2006, [Online].
[7] J. Campello, “Optimal discrete bit loading for multicarrier mo-
dulation systems,” Proc. IEEE ISIT, p. 193, 1998.
[8] M. Tonello, F. Versolatto, B. Bejar, and S. Zazo, “A fitting al-
gorithm for random modeling the PLC channel.” IEEE Trans.
Pow. Del., vol. 27(3), pp. 1477–1484, 2012.
[9] R. Hashmat, P. Pagani, and T. Chonavel, “Analysis and mo-
deling of background noise for inhome MIMO-PLC channels,”
Proc. IEEE ISPLC 2012, pp. 316–321, 2012.