Mémoire centrale Plan du cours Mémoire centrale Mémoire centrale

1
Mémoire centrale
L1 SPI / UEc263 / 2012-2013 1
Plan du cours
• Rappels des différents constituants de l’ordinateur
• Introduction : mémoire centrale et mémoire de masse
• Principe des mémoires
• Caractérisation d’une mémoire
• Accès à une mémoire
– Signaux pour accéder à la mémoire
– Cycle d’écriture
– Cycle de lecture
– Association de boitiers
• Problèmes liés à la mémoire
Mémoire centrale
L1 SPI / UEc263 / 2012-2013 2
Rappel : Constituants principaux d’un ordinateur
•Unité centrale de Traitement (Processeur) cadencé par l’horloge avec :
– UAL : Unité arithmétique et logique qui réalise les opérations élémentaires
– Unité de commande : lit les instructions en mémoire, les décode et les exécute
•Mémoire centrale
– Stocke les programmes et les données
– Enregistre les résultats intermédiaires et/ou finaux
•Unités d’Echange avec l’extérieur : Périphériques d’Entrées/Sorties
– Permet au processeur de communiquer avec l’extérieur en entrée ( clavier, souris,
disque dur, réseau) ou sortie ( écran , disque dur, réseau, processus industriel …)
•Bus : Permet aux constituants ci-dessus de communiquer entre eux
Ecran
Horloge Processeur Mémoire
Centrale Unités d’Echanges
Bus
Clavier
Imprimante
Disque(s) dur(s)
E/S Processus
Industriels
Réseaux
.......
Mémoire centrale
L1 SPI / UEc263 / 2012-2013 3
Introduction
•Mémoire = dispositif capable d’enregistrer des informations, de
les conserver puis de les restituer à la demande
• On distingue :
–mémoire centrale :
• très rapide et peu encombrante mais couteuse
• c’est la mémoire de travail de l’ordinateur
–mémoire de masse ou mémoire auxiliaire
• plus lente , assez encombrante mais moins couteuse
• c’est la mémoire de sauvegarde des informations
• disque dur, clé USB …
Mémoire centrale
L1 SPI / UEc263 / 2012-2013 4
1. Principe
• Les informations nécessaires à l’unité centrale (données et
programmes) sont stockées dans la mémoire.
• Chaque élément en mémoire est rangé dans une case repérée par
un numéro appelé adresse.
• Cette adresse est présentée par le processeur sur le bus d’adresses
et les transferts entre mémoire et processeur transitent par le bus
de données.
Processeur Mémoire
Bus d’Adresses
Bus de Données

2
Mémoire centrale
L1 SPI / UEc263 / 2012-2013 5
2. Caractérisation
•taille ou capacité de la mémoire
•temps d’accès et temps de cycle
• volatilité : type et temps de conservation de
l’information
•consommation
Mémoire centrale
L1 SPI / UEc263 / 2012-2013 6
2. Caractérisation
•taille ou capacité de la mémoire
–le nombre de cases est limitée par le nombre de lignes du bus d’adresses
du processeur
Exemples : bus adresses 16 bits => 216 cases = 64 Kmots mémoire
bus adresses 32 bits => 232 cases = 4 Gmots mémoire
–la taille de la case est définie par le nombre de lignes du bus de données
Exemples : bus données 16 bits => mot sur 16 bits = 2 octets
Processeur
Mémoire
2
k
mots
de n bits
Bus Adresses k bits
Bus de Données n bits
Bus de Contrôle
Mémoire centrale
L1 SPI / UEc263 / 2012-2013 7
2. Caractérisation
•temps d’accès et temps de cycle
–le temps d’accès est l’intervalle de temps entre le moment où le processeur
accède à la mémoire (demande de lecture) et celui où l’information est
disponible ( accusé de réception).
Ce temps est lié à la technologie de réalisation de la mémoire
–le temps de cycle est le temps minimum entre 2 opérations successives
– temps de cycle > temps d’accès
Mémoire centrale
L1 SPI / UEc263 / 2012-2013 8
2. Caractérisation
• type et temps de conservation de l’information
–mémoire vive ou volatile ( RAM : Random Access Memory)
• l’information est perdue si l’alimentation est coupée.
• 2 types : statiques (SRAM) ou dynamiques.(DRAM)
•RAM statiques : mémorisation d’un bit = une bascule. ~ 4 transistors
– intérêt : stabilité de l’information
– pbs : consommation, cout, intégration
•RAM dynamiques : mémorisation d’un bit = charge d’un
condensateur ( capacité parasite grille / source d’un transistor
MOS) .
– courants de fuite déchargent la capacité => rafraichissement périodique
nécessaire rafraichie( lecture et réécriture du bit)
– pbs : instabilité de l’information
– intérêt : consommation, cout, intégration

3
Mémoire centrale
L1 SPI / UEc263 / 2012-2013 9
2. Caractérisation
–mémoire morte ( ROM : Read Only Memory )
• On stocke les données figées et les microprogrammes
• On distingue
– les ROM (programmées à la fabrication),
– PROM ( Programmable 1 seule fois) ,
– EPROM (Erasable PROM par UV) ,
– EEPROM ( EPROM effaçable électriquement),
– les Flash EPROM ( effaçable sur place).
•consommation : liée au type de mémoire utilisé
Mémoire centrale
L1 SPI / UEc263 / 2012-2013 10
3. Accès
•signaux pour accéder à une case mémoire :
–A0-An : les lignes d’adresses
–D0-Dp : les lignes de données
–/CS : signal de sélection du boitier
physique (valide les décodeurs
d’adresses du boitier)
–R/W : le signal de lecture/écriture
–/OE : le signal de validation de
sortie des données ( sinon sorties
en haute impédance)
Mémoire
Adresses Données
A0-An D0-Dp
Validation boitier
Sélection lecture / écriture
Validation de sortie données
/CS R/W /OE
Mémoire centrale
L1 SPI / UEc263 / 2012-2013 11
3. Accès
•Cycle d’écriture en mémoire :
Bus Adresses
/CS
R/W
/OE
Bus Données
L’UC présente les données sur le bus
L’UC dépose l’adresse sur le bus d’adresses
Décodeur interne de la mémoire actif
Ecriture
Mémoire centrale
L1 SPI / UEc263 / 2012-2013 12
3. Accès
•Cycle de lecture en mémoire :
Bus Adresses
/CS
R/W
/OE
Bus Données
La mémoire dépose les
données sur le bus
L’UC dépose l’adresse sur le bus d’adresses
Décodeur interne de la mémoire actif
Buffers de sortie en
basse impédance

4
Mémoire centrale
L1 SPI / UEc263 / 2012-2013 13
3. Accès : association de boitiers
• capacité mémoire d’un système informatique est très
souvent nettement supérieure à la capacité d’un seul
boitier mémoire.
• Augmentation de la taille des cases mémoires :
Ex : réaliser une mémoire de
1kmots de 16 bits à partir de 2
boitiers de 1ko
=> scinder le bus de données
en 2 parties : les poids faibles
sur un boitier et les poids forts
sur un autre boitier. Ces 2
boitiers seront sélectionnés
simultanément.
1024 x 8
/CS
D0
D7
1024 x 8
/CS
D0
D7
A0-A9 D0-D15D0-D7
D8-D15
10 10
10
16
8
8
/CS
Mémoire centrale
L1 SPI / UEc263 / 2012-2013 14
3. Accès : association de boitiers
• Augmentation du nombre de cases mémoires :
Ex : on veut réaliser une
mémoire de 3k octets à partir
de boitiers de 1ko
=> rajouter un décodeur
d’adresse qui, en fonction de
l’adresse présentée sur le bus
d’adresses sélectionnera le
boitier dans lequel se trouvera
la case recherchée.
Les différents boitiers ne
devront absolument pas être
sélectionnés simultanément.
1024 x 8
/CS
D0
D7
1024 x 8
/CS
D0
D7
A0-A9 D0-D7D0-D7
D0-D7
10 10
8
8
/CS2
1024 x 8
/CS
D0
D7
8
D0-D7
8
/CS3
/CS1
décodeur
A10
A11
Mémoire centrale
L1 SPI / UEc263 / 2012-2013 15
4. Problèmes liés à la mémoire
• Toujours + gros, toujours + vite => idéal : mémoire de taille illimitée avec
temps d’accès compatible avec la vitesse du processeur ( pas d’attente).
– problèmes de temps d’accès => hiérarchie de la mémoire, mémoire cache
– problèmes de capacité mémoire et de coût => mémoire virtuelle
– problème d’organisation lié aux problèmes précédents => pagination /
segmentation Unité Centrale
Mémoire Cache
Mémoire Principale
Mémoire Secondaire
Taille et
Temps
d’accès
On constate qu’un programme
passe 80% de son temps à
exécuter 20% des instructions.
=> hiérarchie de la mémoire :