Fabrice CAIGNET Mesure et modélisation prédictive des

1
THESE
Présentée à :
L’INSTITUT NATIONAL DES SCIENCES APPLIQUEES
DE TOULOUSE
Pour l’obtention
Du DOCTORAT DE L’I.N.S.A.
Spécialité :
CONCEPTION DE CIRCUITS MICROELECTRONIQUES ET MICROSYSTEMES
Par
Fabrice CAIGNET
Mesure et modélisation prédictive des phénomènes
parasites liés aux interconnexions dans les technologies
CMOS
Directeur de thèse :M. Etienne SICARD
Rapporteurs : M. André TOUBOUL
M. Jean CHILO
Membres du jury :M. Augustin MARTINEZ
M. Willian DYLAN
M. Michel HAOND
M. Georges FERRANTE

2
Thése : "Mesure et modélisation prédictive des phénomènes parasites liés aux in-
terconnexions dans les technologies CMOS"
Résumé :
Face aux constantes évolutions de la micro-électronique, l'intégrité de signal est devenue un des problèmes ma-
jeur du bon fonctionnement des circuits. Avec la rapide montée en fréquence et l’augmentation des densités
d’intégration, les interconnexions jouent un rôle de plus en plus important. Non seulement les délais de propaga-
tion des signaux deviennent de plus en plus significatifs, mais encore le rapprochement des interconnexions in-
duit des phénomènes parasites tels que les phénomènes de diaphonie. Le concepteur de circuits micro-
électroniques se doit de considérer le comportement des interconnexions en prenant en compte correctement les
phénomènes parasites.
Ce travail présente les phénomènes parasites liés aux interconnexions, et donne les différentes approches physi-
ques depuis l'analyse électromagnétique à la modélisation des lignes. Après avoir exposé les différentes métho-
des de caractérisation des interconnexions, une méthode de mesure générique permettant la caractérisation de
l'intégrité de signal est proposée.
La méthode a été implémentée dans différentes technologies, depuis la CMOS 0.7µm à des "process" avancés,
0.35µm, 0.18µm (ST-Microelectronics), 0.25µm (INFINEON), et plusieurs résultats expérimentaux sont pr é-
sentés. Un ensemble d'abaques orientées intégrité de signal ainsi que des formulations analytiques de l'amplitude
des phénomènes parasites sont proposées.
Grâce à ces abaques, nous proposons des solutions visant à pallier les problèmes d'intégrité de signal au niveau
de la mise en place des règles de dessin, du placement/routage et de la vérification après routage.
Abstract :
With the constant evolutions of the micro-electronics, the integrity of signal became one of the major problem of
the circuit performances. With the increased of the frequency and the high density of integration, the intercon-
nections play an increasingly significant role. Not only the propagation times of the signals become increasingly
significant, but still the proximity of the interconnections induce parasitic phenomena such as crosstalk. The mi-
cro-electronic designer of circuits must consider the behavior of the interconnections by taking into account cor-
rectly the parasitic phenomena.
This work presents the parasitic phenomena related to the interconnections, and give the various physical appro-
aches from the electromagnetic analysis to the modeling of the lines. After having exposed the various methods
of characterization of the interconnections, a generic measurement method allowing precise characterizations is
proposed.
The method has been implemented in various technologies, from the CMOS 0.7µm, to advanced "processes" like
0.35µm, 0.18µm (ST-Microelectronics), 0.25µm (INFINEON), and several experimental results are presented. A
whole of abacuses directed signal integrity and analytical formulations are proposed.
Thanks to these abacuses, we propose solutions aiming at mitigating the problems of integrity of signal the levels
of the design rules establishment, the placement and route methodology, and the post-layout analysis.
Spécialité :
Conception de circuits Microélectronique et Microsystèmes
Mots-clés :
Circuit intégrés, technologies CMOS, interconnexions, intégrité de signal, mesure "on-chip",
simulation, outil CAO.
Key Words :
Integrated circuits, CMOS technologies, interconnections, signal integrity, "on-chip" mea-
surement, simulation, CAD Tools.

3
Remerciements
Ce travail a été effectué au sein du groupe de recherche "sûreté de fonctionnement des
systèmes" au département de génie électrique et informatique de l’INSA de Toulouse. Je re-
mercie M. B. PRADIN, directeur de ce département, ainsi que tous le personnel technique et
administratif pour leurs nombreux conseils ainsi que pour la bonne humeur dont ils ont tou-
jours su faire preuve.
Je voudrais témoigner toute ma sympathie et ma vive reconnaissance à Etienne SICARD,
mon directeur de thèse, qui a fait preuve de tant de patience et de pédagogie tout au long de
ces trois dernières années. Il a su me donner confiance en moi-même, en particulier en me
permettant de participer à de nombreuses conférences internationales et réunions techniques
avec des industriels, en relation directe avec mon sujet.
J’adresse mes sincères remerciements à M. A. MARTINEZ qui me fait l’honneur de pré-
sider mon jury, ainsi qu’à M. J. CHILO, M. A. TOUBOUL qui ont accepté la charge d’être
rapporteurs. Je n'oublierais pas D. WILLIAMS, professeur au NIST (National Institut of
Standard and Techniques) de Boulder Colorado pour son soutient constant et en particulier
pour la qualité de ses conseils au moment de la rédaction de ce document.
Consciente de l’opportunité qui m’a été donnée de travailler en collaboration avec le mi-
lieu industriel, je tiens à exprimer toute ma gratitude à M. J.G. FERRANTE (MATRA S&I)
coordinateur du projet MEDEA et membre du jury, grâce à qui j'ai pu rentrer en contact avec
les représentants des industries de pointe européennes. J'en profite pour remercier M. M.
HAOND (ST-Microelectronics), membre du jury, qui m'a fait confiance et guidé dans l'élabo-
ration de motifs de test visant à caractériser les process avancés en cours de développement.
Que M. P. SAINTO (ST-Microelectronics), et M. T. STEINCKE (INFINEON) trouvent
ici l'expression de ma sincère gratitude pour l’intérêt qu’ils ont porté à mes recherches et pour
m’avoir donné accès à des technologies avancées, sans lesquelles ce travail n’aurait pu être
mené à bien.
Un grand merci à Pierrot (P. SOLIGNAC), qui a réalisé les différents bancs de test néces-
saires à la mise en œuvre de notre système de mesure. Ses compétences, sa disponibilité et sa
patience m’ont rendu d’inestimables services.
Je remercie M. N. FROIDEVEAU (ST-Microelectronics), et M. R. NIEBAUER (INFI-
NEON) pour leurs compétences industrielles sans qui la conception de puces de plus en plus
complexes n'aurait pu être possible.
Nombreux sont ceux qui m’ont supportée durant ces dernières années, je pense à tous les
membres du DGEI, Colette, Pascale, Claude, Ana, Jean-Louis, Jean-Yves, Pierre, Fofo, Ber-

4
nard et tous les autres, la liste serait trop longue. Je remercie évidemment mes collègues de
bureau, Marc, Soso et Chen Xi avec qui le travail en équipe à toujours été très instructif et
plein de vie.
Je ne peux terminer ces remerciements sans exprimer toute ma gratitude à ma famille qui
m’a supporté, soutenu et conseillé tout au long de cette thèse, en particulier Cécile et mes pa-
rents.

5
Aux miens…