Localisation et identification de défauts dans les cellules

Localisation et identification de défauts dans les cellules mémoires
EEPROM par Microscopie Electronique en Transmission
E. Petit, M. Putero et Ch. Muller
Laboratoire IM2NP, UMR CNRS 6242,
Aix-Marseille Université
13397 Marseille, France
E. Petit et L. Fares
STMicroelectronics
Avenue Celestin Coq
13106 Rousset, France
Email : [email protected]
Résumé
Les avancées technologiques dans le domaine de la
microélectronique imposent de réduire constamment les
dimensions des cellules mémoires tout en conservant leur
niveau de fiabilité. Cette intégration croissante implique
l'adaptation des techniques de caractérisation permettant
l'observation de défauts à des dimensions de plus en plus
faibles. La microscopie électronique en transmission permet
d'atteindre l'échelle atomique primordiale pour la
caractérisation de ces nouvelles technologies mémoires.
L'observation de cellules mémoires en coupe transverse est
possible à condition de rendre les échantillons transparents
aux électrons. Cet article détaille les étapes délicates de la
préparation d'échantillons pour ce type d'observations ainsi
que l'apport de la microscopie en transmission pour la
localisation et l'identification de défauts dans ces
technologies produites industriellement.
1. Introduction
Les cellules mémoires EEPROM, (ElectricallyErasable Programmable Read-Only Memory) font partie
de la famille des mémoires non-volatiles qui conservent
l'information en l'absence d'alimentation électrique. Ces
cellules sont constituées de deux transistors : un transistor
de sélection permettant ou non l'accès au second transistor
dit d'état où est stockée l'information sous forme de
charges électriques (fig. 1). La présence ou non de
charges donne les états binaires correspondant aux états
écrit ou effacé.
effacement de la cellule. Ces opérations se font par
injection et retrait des charges dans la grille flottante par
effet tunnel de type Fowler-Nordheim. Cet effet n'est
possible qu'à condition que l'oxyde soit extrêmement fin
(~ 7 nm d'épaisseur) ce qui implique une fragilité de la
zone dite tunnel (fig. 1). C'est donc dans cette zone que la
microscopie en transmission est particulièrement utile
pour la détection, la localisation précise et l'identification
de défauts.
La Microscopie Electronique en Transmission
(nommée TEM par la suite) est une technique de haute,
voire ultra-haute résolution, bien adaptée à l'observation
de régions de très faibles dimensions tels qu'on en trouve
dans les mémoires EEPROM. Cependant, le pré-requis
nécessaire à une analyse correcte par TEM est la
préparation des échantillons qui doit permettre une
localisation précise de la zone d'étude et l'obtention de
lames minces (épaisseur inférieure à 100 nm) sans
artéfacts susceptibles de dégrader la qualité des images et
des mesures. Dans le cadre du travail présenté dans cet
article, une attention particulière a été portée sur la
préparation de lames découpées dans des mémoires
EEPROM industrialisées.
2. Préparation des échantillons
2.1 Réalisation de lames TEM par FIB
La préparation des lames pour les observations TEM a
été réalisée par FIB (Focus Ion Beam) avec prélèvement
in-situ (fig. 2).
Figure 1 : Représentation schématique d'une cellule
mémoire EEPROM de type nMOS
Le transistor d'état comporte deux grilles en silicium
polycristallin : une grille pour le stockage d'information
dite flottante car isolée électriquement par de l'oxyde et
une grille de contrôle qui permet les opérations d'écriture-
Figure 2 : Etapes de préparation de lame TEM par FIB
"dual beam": 1/ échantillon initial, 2/ découpe du barreau,
3/ pré-découpe de la lame, 4/ prélèvement de la lame, 5/
soudure de la lame sur une grille de microscopie
Le FIB "Dual Beam" est un équipement muni de deux
colonnes : l'une électronique, l'autre ionique. Cet appareil
offre l'avantage d'usiner l'échantillon d'origine tout en
contrôlant la découpe de façon non-destructive par
Microscopie Electronique à Balayage ou SEM (Scanning
Electron Microscopy). Le principe de l'usinage par FIB
est d'utiliser la colonne ionique comme "micro-outil" :
l'échantillon est bombardé avec un faisceau d'ions lourds
accélérés (généralement des ions gallium Ga+) qui va
arracher de la matière à l'échantillon.
La préparation consiste à découper un barreau (largeur
2 µm) dans l'échantillon et d'y pré-découper la lame. Le
prélèvement de celle-ci se fait dans la chambre du FIB à
l'aide d'un système d'extraction muni d'une pointe en
tungstène asservie en position. La lame est alors soudée
sur une grille en cuivre. La dernière étape de préparation
est la plus critique et la plus importante puisqu'il s'agît de
l'amincissement de la lame afin d'atteindre la transparence
électronique (épaisseur inférieure à 100 nm) (fig. 3). Une
fois la lame amincie, l'ensemble grille-lame est introduit
dans le microscope électronique en transmission pour les
observations à forts grandissements.
Figure 3 : Amincissement de la lame :
a. Section transverse (ou Cross-section),
b. Vue de dessus (ou Top-view)
2.2 Influence de l'amincissement à basse tension
L'étape d'amincissement est extrêmement délicate. En
effet, l'épaisseur à atteindre pour la transparence
électronique est d'environ 100 nm. A de telles dimensions,
l'usinage ionique induit des imperfections telles que:
l'implantation des ions (i.e. Ga+) en surface et
l'amorphisation de la lame sur une épaisseur d'environ 20
nm (épaisseur non-négligeable pour des observations en
haute résolution). Dans tous les cas, ces imperfections
impactent la qualité des images TEM. L'amincissement
basse tension (16 kV au lieu des 30 kV utilisés lors de la
découpe) permet de limiter ces effets, en réduisant
considérablement l'implantation ionique sur l'échantillon
et la zone d'amorphisation (~10 nm). Enfin, nous avons
montré que la qualité de la lame pour les images TEM en
ultra-haute résolution pouvait encore être améliorée grâce
à l'utilisation de tensions encore plus faibles, de l'ordre de
5 kV. La figure 4 met en évidence l'influence de la tension
d'amincissement sur la qualité des images obtenues [1] :
un défaut étendu dans le substrat de silicium est observé
après deux amincissements différents à respectivement
30 kV (fig. 4a) et 5 kV (fig. 4b). On observe clairement
que la zone d'endommagement (zone entourée) est imagée
de manière plus nette lorsque l'amincissement a été fait à
5 kV.
Figure 4 : Influence de la tension utilisée lors de
l'amincissement : a. 30 kV, b. 5 kV
3. Caractérisation électrique
3.1 Test en endurance
Les cellules mémoires subissent des tests électriques
afin de valider leur fonctionnement dans leurs conditions
d'utilisation. Les deux principaux tests sont :
– Le test de rétention qui donne l'aptitude de la cellule à
conserver l'information dans le temps ;
– Le test d'endurance qui donne l'aptitude de la cellule à
supporter
un
grand
nombre
de
cycles
d'écriture/effacement.
Ce dernier test consiste en un passage fréquent et
répété de charges à travers l'oxyde tunnel qui se dégrade
progressivement
avec
l'apparition
de
défauts
microstructuraux qui impactent le fonctionnement
électrique de la cellule en provoquant le déplacement de
la tension de seuil de la cellule. La tension de seuil est la
tension à partir de laquelle le canal de conduction est créé
(il existe une tension de seuil propre à chaque état écrit et
effacé).
Un grand nombre de cycles peut conduire à la
dégradation irréversible de la cellule (claquage
diélectrique).
3.2 Fermeture de la fenêtre de programmation
Le test d'endurance imposé à la cellule induit une
fermeture de la fenêtre de programmation, c'est-à-dire un
rapprochement des tensions de seuil (en écriture et
effacement) de leur valeur à l'état vierge (fig. 5). Ce
phénomène rend difficile voire impossible la
discrimination des deux états binaires.
Figure 5 : Fermeture de la fenêtre de programmation
Les cellules observées lors de la présente étude ont
subi des tests d'endurance dont le claquage apparaît après
environ 400 000 cycles comme cela est montré sur la
figure 6.
Figure 6 : Fermeture progressive de la fenêtre de
programmation liée à l'application de cycles d'écriture et
d'effacement
La fermeture de la fenêtre de programmation avant le
claquage montre que la cellule, et en particulier l'oxyde
tunnel, se dégrade progressivement. Certaines cellules ont
été observées dans cette zone de fermeture (avant
claquage) afin de déterminer précisément l'origine de ce
mode de défaillance.
4. Caractérisation physique
Figure 8 : Image TEM obtenue sur une cellule cyclée après
claquage (grandissement, x 300 000)
4.2 Etude avant claquage d'oxyde
La figure 9 présente une section transverse TEM de la
fenêtre tunnel d'une cellule ayant subi 300 000 cycles.
Cette cellule, toujours fonctionnelle, présente également
une courbure du silicium à l'interface substrat/oxyde
tunnel.
4.1 Claquage d'une cellule mémoire
Une première cellule a été observée après un test
d'endurance mené jusqu'au claquage (~ 400 000 cycles).
L'analyse des images TEM montre un défaut apparaissant
comme une "bosse" à l'interface silicium / oxyde tunnel,
absente sur les cellules non-cyclées (fig. 7).
Figure 9 : Image TEM obtenue sur une cellule cyclée
avant claquage (grandissement, x 73 000)
A plus fort grandissement, on constate le même type
de défaut que celui observé sur la cellule claquée. En
revanche, même si la largeur de la déformation est
toujours d'une trentaine de nanomètres, elle présente ici
une épaisseur de seulement 1 nm.
Figure 7 : Image TEM obtenue sur une cellule cyclée après
claquage diélectrique (grandissement, x 41 000)
Observée à plus fort grandissement en mode haute
résolution, on constate que la déformation est liée à la
croissance d'un îlot cristallin de silicium à partir du
substrat. Cette déformation s'étend en largeur sur une
trentaine de nanomètres et sur une hauteur de 1,4 nm. Une
déformation similaire a également été observée à
l'interface oxyde tunnel/polysilicium avec les mêmes
dimensions (fig. 8).
Figure 10 : Image TEM obtenue sur une cellule cyclée
avant claquage, (grandissement, x 230 000)
5. Discussion
Les observations faites lors de cette étude peuvent être
liées au phénomène dit de DBIE (Dielectric Breakdown
Induced Epitaxy) mis en évidence par l'équipe de K-L.
PEY et C-H. TUNG [2-5-7-9]. Ce phénomène est décrit
comme étant la variation d'épaisseur de l'oxyde tunnel due
à la croissance de cristallites de silicium à la surface du
substrat. Il est attribué à une croissance épitaxiale du
silicium induite par des phénomènes d'électromigration
c'est-à-dire le déplacement d'atomes induit par le flux
d'électrons circulant dans un conducteur ou semiconducteur
Dans la littérature [5-6-8-12], les observations TEM de
ce phénomène sont similaires aux observations faites lors
de notre étude puisqu'une déformation des interfaces de
l'oxyde tunnel avec le polysilicium et le substrat a été
observée. De plus, les cycles d'écriture-effacement
induisent un flux d'électrons à travers l'oxyde qui pourrait,
comme pour le phénomène de DBIE, être responsable de
la croissance du silicium dans l'oxyde en direction de la
grille en polysilicium.
Pour la cellule observée avant claquage, ce phénomène
a également été observé. En revanche, l'épaisseur de la
déformation avant claquage est environ 45% plus faible
que celle observée après le claquage. Cette observation
laisse à penser que le défaut apparaît avant le claquage et
croît ensuite jusqu'à ce que le champ électrique aux
bornes de l'oxyde soit supérieur au champ de claquage.
Dans la littérature [4], la croissance par le mécanisme
de DBIE est décrite selon trois grandes étapes :
– Création de défauts dans l'oxyde, formation d'un
chemin de conduction entre le polysilicium et le
substrat et augmentation concomitante des courants de
fuite ;
– Déplacement
d'atomes
de
silicium
par
électromigration et formation d'îlots cristallins ;
– Croissance de ces îlots jusqu'au claquage de l'oxyde.
6. Conclusion
Cette étude a mis en avant un défaut microstructural lié
à la sollicitation d'une cellule mémoire en endurance
(cycles d'écriture-effacement). L'utilisation de la
microscopie électronique en transmission couplée à la
préparation de lames TEM extrêmement fines et de
grande qualité a permis l'observation de ce défaut à
l'échelle de quelques nanomètres à l'interface
silicium/oxyde. Pour la poursuite de cette étude, nous
allons étudier des cellules ayant subi un plus faible
nombre de cycles afin de pouvoir mettre en évidence la
création progressive des îlots cristallins qui semble être à
l'origine de la dégradation puis de la défaillance des
cellules mémoires. Ces informations permettront de
comprendre le mécanisme de claquage des oxydes et
éventuellement de trouver les solutions adéquates pour
résoudre ce problème.
Les dimensions de ces îlots étant très faibles (quelques
nanomètres) nous allons très vite être confrontés au
problème de dégradation de l'échantillon par le faisceau
électronique lui-même. Une des perspectives à venir pour
atteindre les objectifs est d'utiliser une faible tension lors
de l'observation des lames en TEM (80 kV au lieu des
200 kV utilisés en moyenne lors des observations
standards). En effet, de nombreux artéfacts tels que des
dislocations peuvent être créés lors des observations à 200
kV et peuvent masquer les défauts recherchés.
L'optimisation
des
conditions
de
préparation
(amincissement des lames) et d'observation est donc
primordiale pour pouvoir caractériser par TEM, les
défauts expliquant la défaillance des cellules mémoires
EEPROM.
Références
[1]
Petit E. "Etude par Microscopie Electronique en
Transmission des défaillances des cellules mémoires",
Stage de fin d’étude, ESIL, Université de la Méditerranée,
2010
[2] Pey K-L. et al., "Dielectric breakdown induced epitaxy in
ultrathin gate oxide - A reliability concern", IEEE Int.
Electron Devices Meeting, p. 163 (2002)
[3] Pey K-L. et al., "DBIE shape and hardness dependence
on gate oxide breakdown location in MOSFET channel",
41st Annual IEEE Int. Reliability Physics Symposium, p.
584 (2003)
[4] Pey K-L. et al., "Gate dielectric degradation mechanism
associated with DBIE evolution", IEEE Int. Reliability
Physics Symposium Proceedings, p. 117 (2004)
[5] Pey K-L. et al., "Physical characterization of breakdown
in metal oxide semiconductor transistors", SPIE
Newsroom., 2007
[6] Tang L-J. et al., "Study of breakdown in ultrathin gate
dielectric using constant voltage stress and successive
constant voltage stress", Micro. Eng., vol. 80, p. 170
(2005)
[7] Tung C-H. et al., "Polarity-dependent dielectric
breakdown induced epitaxy (DBIE) in Si MOSFETs",
IEEE Electron Device Letters, vol. 23, p. 676 (2002)
[8] Tung C-H. et al., "Fundamental narrow MOSFET gate
dielectric breakdown behaviors and their impacts on
device performance", IEEE Trans. Electron Device, vol.
52, p. 473 (2005)
[9] Tung C-H. et al., "Percolation path and dielectric
breakdown induced epitaxy evolution during ultrathin
gate dielectric breakdown transient", Applied Physics
Letters, vol. 83, p. 2223 (2003)
[10] Li X. et al., "The nature of dielectric breakdown", Applied
Physics Letters, vol. 93, p. 072903 (2008)
[11] Demolliens A., "Apport de la microscopie électronique en
transmission à l'étude des mémoires non volatiles de
nouvelles génération", Thèse Université du Sud Toulon
Var, 2009
[12] Hue F., "Mesure de déformations dans des dispositifs de
la microélectronique par microscopie électronique en
transmission en haute résolution et holographie en champ
sombre", Thèse de l’Université Paul Sabatier, Toulouse
III, 2009