2. Schéma n°1

T.P. La boucle à verrouillage de
phase (PLL) : caractérisation
Objectif : Comprendre le fonctionnement d'une PLL..
1. Introduction :
Une boucle à verrouillage de phase (ou Phase Locked Loop en anglais, souvent abrégé par PLL) est un système bouclé
dont le but est d’asservir la phase instantanée du signal de sortie d’un oscillateur à celle d’un signal de référence.
Le principe a été étudié par Bellescize en 1932, mais la technologie de l’époque ne permettait pas de réaliser des
montages simples et économiques. Il a fallu attendre l’avènement des circuits LSI (Large Scale Integration) pour voir
les PLL se développer dans de nombreuses applications. Citons par exemple :
 démodulation AM et FM
 multiplication de fréquence
 synthèse de fréquence
La boucle à verrouillage de phase présente le schéma fonctionnel suivant :
Figure 1
fIN
IN
+
Comparateur
de
phase
KF(s)
KV(s)
Filtre
passe-bas
VCO
fOUT
OUT

:N
Diviseur de
retour
(facultatif)
Toute PLL est constituée d’un :
 comparateur de phase de gain (V/rad)
 filtre passe-bas de fonction de transfert KF(s) (V/V)
 oscillateur contrôlé en tension (VCO) de gain KV(s) (rad/s/V)
 Fonctionnement qualitatif :
Nous allons d’abord étudier la manière dont une PLL se verrouille et définir les notions de fréquence libre, plage de
verrouillage et plage de capture. Le montage d’étude est conforme à la figure suivante :
Figure 2
TpPll1
R&T
Page 1 sur 24
fIN
IN
GBF
+
Comparateur
de
phase
source
KF(s)
KV(s)
Filtre
passe-bas
VCO
fOUT
OUT
A. Caractéristiques des différents éléments constituant la PLL :
A.1. Comparateur de phase :
Phase d’un signal :
Un signal de la forme :
v = Vsin(t)
permet de définir :
 la phase instantanée 
(radians)
 la pulsation instantanée  =
d

dt
(radians/s)
N.B :
f=

2
Le comparateur de phase de notre PLL est supposé avoir la caractéristique linéaire suivante :
U0 (V)
Figure 3
+
-
(rad)
+
-
Remarques :
 Lorsque , on a U0 = 0V.
 La tension U0 représente la tension continue ou basse fréquence que laisse passer le filtre passe-bas.
A.2. Le filtre passe-bas :
TpPll1
R&T
Page 2 sur 24
Pour notre exemple, il est considéré comme parfait ; sa fréquence de coupure est de 100Hz :
Figure 4
20log
U0
U
(dB)
100
f (Hz)
A.3. Le VCO :
Il est défini par la caractéristique suivante :
fOUT (Hz)
Figure 5
1200
1100
f0 = 1000
900
800
U0 (V)
-5
Remarque :
-2,5
+2,5
+5
Un VCO est un montage qui est conçu pour travailler sur une gamme de fréquence importante. Il existe plusieurs
structures électroniques pouvant réaliser cette fonction.
B. Etude du fonctionnement pour fIN variable :
 Tension d’entrée nulle :
On suppose que le VCO oscille à sa fréquence libre f0 = 1KHz, on a donc vOUT = VOUT.sint. Le déphasage entre vIN et
vOUT est t. Le filtre passe-bas élimine cette composante, donc u0 = 0V, ce qui confirme que le VCO oscille à sa
fréquence libre.
 En conclusion :
Le VCO d’une PLL bouclée à entrée nulle, oscille à sa fréquence libre f 0
 Tension d’entrée alternative à fréquence croissante :
Prenons différentes fréquences :
 fIN = 100 Hz
vIN = VIN. sint et vOUT = VOUT. sint
avec fIN = 100 Hz et fOUT = f0 = 1KHz
Le comparateur de phase donne un signal constitué de deux composantes :
fréquence fIN + fOUT = 1,1KHz et
fréquence fIN - fOUT = 900Hz
Ces deux composantes sont éliminées par le filtre passe-bas parfait, u0 = 0V.
TpPll1
R&T
Page 3 sur 24
 100 Hz < fIN < 900 Hz
Le filtre fournit toujours u0 = 0V.
 fIN = 900 Hz
La différence des fréquences donne 100 Hz. Nous sommes dans la bande passante du filtre ; u0 devient une composante
variable à 100 Hz. La fréquence de sortie du VCO est modifiée de telle sorte que l’écart | f IN - fOUT | diminue. La tension
u0 présente une fréquence de battement qui diminue et une valeur moyenne qui devient négative jusqu'à atteindre la
valeur de -2,5V, la fréquence de sortie est égale à celle de l’entrée : on dit que la boucle est verrouillée. La fréquence de
900 Hz est appelée fréquence de capture.
 900 Hz < fIN <1200 Hz
La boucle reste verrouillée, la fréquence de sortie suit fidèlement la fréquence d’entrée.
 fIN > 1200 Hz
La boucle se déverrouille. Le VCO oscille alors à sa fréquence libre f0.
La figure 6 résume le fonctionnement du système.
 Tension d’entrée à fréquence décroissante :
Le raisonnement est identique au cas précédent et le fonctionnement est résumé sur la figure 6 :
f1
900 Hz
Figure 6
f0
f4
800 Hz
f2
1200 Hz
fIN
f3
1100 Hz
fIN
f0
fL
fH
La figure 6 nous permet de définir deux caractéristiques importantes des PLL :
 la plage de capture fL = (f3 - f1)
 la plage de verrouillage fH = (f2 - f4)
On a toujours : fH > fL
Précisons également que le verrouillage de la boucle ne se fait pas de manière instantanée et on a coutume de définir un
temps d’accrochage (lock-up time) qui est un paramètre important d’une PLL.
TpPll1
R&T
Page 4 sur 24
Présentation du circuit 4046
Ce circuit contient :



Un VCO (Oscillateur commandé en tension) dont les paramètres fmin et fmax sont réglables par trois éléments
extérieurs : R1(réglage de fmin-fmax), R2 (réglage de fmin) et C1.
Un suiveur permettant de lire la tension d’entrée du VCO.
Il contient deux comparateurs de phase :
- un circuit « OU EXCLUSIF » : CP1
- un circuit à sortie 3 états : CP2
-
I / ETUDE du V.C.O. (Oscillateur commandé en tension)
On veut que le VCO délivre en sortie un signal :
1.1)

dont la fréquence fo dite fréquence centrale soit égale à 40 kHz

sur une certaine plage de fréquence notée : 2 fL = 4 kHz
Détermination des composants externes du VCO
En utilisant les caractéristiques du circuit données en (Annexe n°2) et notamment celles concernant le VCO
fonctionnant avec déviation de fréquence ( pages 23 24)
Donner l’expression de fmax et calculer sa valeur.
1.1.1)
………………………………………………………………………
Donner l’expression de fmin et calculer sa valeur.
1.1.2)
………………………………………………………………………
1.1.3)
Calculer
fmax
fmin
f max  ………………………………….
f min
1.1.4)
A partir fmax et des caractéristiques de la figure 9 page 23.
fmin
Déterminer le rapport
R2 , puis l’expression qui relie R2 à R1.
R1
R2 = ……………………………………………
R1
………………………………………………………………………
1.1.5)
1.1.6)
On fixe R2 à 10 k  , déduire la valeur de R1.
………………………………………………………………………
R1 = ………………………...
Connaissant fmin et R2, déterminer la valeur de la capacité C1 d’après les caractéristiques de la figure 8
page 22.
C1 = …………………………………………..
TpPll1
R&T
Page 5 sur 24
1.2)
Réglages du signal en sortie du VCO
VDD
16
SORTIE VCO
Entrée VCO
9
E
4
ENTREE
VCO
SUIVEUR
EVCO
SVCO
5
Inhibition VCO
8
La maquette sera alimentée par une
tension VDD=10V
4046
10
11
12
10k
6
7
R2
C1
R1
P
1.2.1) Réglages préliminaires


Alimenter la maquette VDD=10 V.
Placer une alimentation continue E ajustable sur l’entrée EVCO.

Régler l’alimentation:

Ajuster la fréquence du signal de sortie noté SVCO à l’aide du potentiomètre P afin qu’il y ait une fréquence fo=
40,0 kHz. (Préciser le choix de l’appareil afin d’obtenir la précision voulue)
EVCO  VDD .
2
………………………………………………………………………………………………

Une fois ce réglage effectué, ne pas retirer l’alimentation pour la suite du TP.
1.2.2) Visualiser et relever l’oscillogramme du signal SVCO
XY oui ou non
Si non Base de temps
:
Sensibilité:…………..…s/div
Voie 1:
Signal visualisé:…………...
Calibré: oui ou non
Si oui:…………..………..V/div
AC ou DC
Voie 2:
Signal visualisé:…..………..
Calibré: oui ou non
Si oui:…………..………..V/div
AC ou DC
1.2.3)
Donner l’expression du rapport cyclique  :
………………………………………………………………………….
1.2.4)
Mesurer le rapport cyclique

du signal en sortie SVCO :
……………………………………………………………………………..
1.3) Caractéristique du VCO
1.3.1) Les mesures de la fréquence fs du signal de sortie SVCO du VCO en fonction de la tension d’entrée EVCO figurent
dans le tableau ci-dessous.
TpPll1
R&T
Page 6 sur 24
EVCO(V)
fs (kHZ)
0
1
1.5
2
2.5
3
4
5
6
7
8
8.5
9
9.5
10
1.3.2) Tracer fs= f(EVCO)
….. = f(……)
1.3.3) Déterminer sur le graphique, la zone où cette caractéristique est linéaire.
1.3.4) En déduire la pente P du VCO. La pente représente la sensibilité du VCO.
Calculer cette pente sachant que P=
fs et donner son unité.
EVCO
………………………………………………………………………………………
………………………………………………………………………………………
1.3.5) Identifier les fréquences délimitant la partie linéaire fmin et fmax ainsi que la fréquence centrale fo sur le document
réponse n°1.
……………………………………………………………………………………….
……………………………………………………………………………………….
1.3.6) Comparer ces grandeurs aux valeurs théoriques fmin=38 kHz et fmax=42 kHz, données par la théorie sur la PLL.
……………………………………………………………………………………….
1.3.7) Conclusion :
……………………………………………………………………………………….
……………………………………………………………………………………….
………………………………………………………………………………………..
TpPll1
R&T
Page 7 sur 24
II / Comparateur de phase
Le comparateur de phase est un dispositif complexe qui permet de comparer la phase de deux signaux et de fournir une
tension d’erreur u(t) proportionnelle à leur déphasage  .
signal d'entrée
SIGIN

SIGIN
u(t)
Comparateur
de phase

La tension u(t) dans les conditions de verrouillage est
un signal périodique dont la valeur moyenne u0 est
l’image du décalage temporel entre SIGIN et SVCO
(déphasage).
SVCO
signal asservi
2.1)
Etude des comparateurs de phase 1 et 2 :
Pour étudier les comparateurs de phase 1 et 2 du 4046, il faut utiliser un montage permettant de déphaser les signaux
qui rentrent sur les pattes 14 et 3 du 4046. Pour réaliser le déphasage nous allons utiliser 2 monostables 4538 dont le
schéma et l’implantation ce trouve ci dessous.
Schéma :
Implantation :
1)  Dans un 1er temps vous allez régler P1 et P2 afin de réaliser un signal en T2 (VS) qui peut être retardé (déphasé)
entre 0 et 180° , en appliquant un signal carré en T1(VE) compris entre 0 et 10V et de fréquence 40Khz .
TpPll1
R&T
Page 8 sur 24
2)  Puis vous allez appliquer (sur la maquette PLL ), en SIGNIN le signal (VE) carré compris entre 0 et 10V et de
fréquence 40Khz et le signal T2 (VS) issue de la maquette retardateur PLL en COMPIN .
 Dans ce cas regardez comment évolue le signal en sortie du comparateur 1 patte 2, lorsque VE et VS sont
plus ou moins déphasés.
Dans ce cas regardez comment évolue le signal en sortie du comparateur 2 patte13, lorsque VE et VS sont
plus ou moins déphasés. Vérifiez que :
Si V3 est en avance de phase par rapport à V14, alors la sortie V13 est mis à zéro pendant
un temps proportionnel à ce déphasage.
Si V3 est en retard de phase par rapport à V14, alors la sortie V13 est mis à VCC pendant un temps
proportionnel à ce déphasage.
Si V3 et V14 sont en phase, alors la sortie V13 est à l’état haute impédance.
 Sur la maquette PLL , brancher PT6 et PT8 (U avec VE) puis
3)  Tracer le graphe de VPT5 = f( et en déduire K = Vpt5/, gain du comparateur de phase 1 du circuit 4046.
….. = f(……)
TpPll1
R&T
Page 9 sur 24
III/ Etude du filtre
Soit le filtre suivant :
R
C
ve(t)
vs(t)
R = 39k  et C = 1 nF
3.1) Etude expérimentale du filtre
Afin de réaliser cette étude, on utilisera la partie filtre de la maquette sans la connecter au reste du montage.
3.1.1) On donne les indications suivantes: ve(t) = sin ( t )
On veut visualiser simultanément ve(t) et vs(t) :
3.1.2)
Apprécier le comportement du filtre par un balayage rapide en fréquence.
Nature du filtre: ………………………………………………………………..
Mesurer : Tmax =………………………………………………………………
3.1.3)
Donner l’expression de T à la fréquence de coupure à –3dB T =
=
Proposer une méthode afin de mesurer la fréquence de coupure à –3dB
…………………………………………………………………………………
…………………………………………………………………………………
3.1.4) Appliquer en ve(t) un signal créneau (0 V, 2V) de fréquence f = 40kHz
Relever l’oscillogramme de ve(t) et vs(t)
XY oui ou non
Si non Base de temps
:
Sensibilité:…………..…s/div
Voie 1:
Signal visualisé:…………...
Calibré: oui ou non
Si oui:…………..………..V/div
AC ou DC
Voie 2:
Signal visualisé:…..………..
Calibré: oui ou non
Si oui:…………..………..V/div
AC ou DC
Comment agit le filtre sur un tel signal d’entrée ?
……………………………………………………………………………………
……………………………………………………………………………………
Mesurer la grandeur sélectionnée par le filtre :
……………………………………………………………………………………
Mesurer l’ondulation résiduelle vs(t) :
……………………………………………………………………………………
……………………………………………………………………………………
TpPll1
R&T
Page 10 sur 24
IV / ETUDE DE LA PLL (la boucle étant verrouillée)
Toutes les fonctions étudiées précédemment de façon indépendante sont maintenant reliées.
Réaliser le montage de la figure suivante en vous aidant du schéma de connexion (Annexe n°1 schéma n°1).
Le système est bouclé par un retour unitaire qui relie SVCO à l’une des entrées du comparateur COMPIN.
4.1) Mesure des fréquences d’accrochage (capture range) et de verrouillage (lock in range)
VDD
16
SIGIN
C2
R
14
CP1
9
2
SUIVEUR
3
COMPIN
C
4
ENTREE
VCO
SORTIE VCO
5
8
Inhibition
VCO
4046
ve(t)
10
11
10k
12
6
R2
7
C1
R1
P
4.1.1) Le signal ve(t) est un signal créneau (0V, 2 V) de fréquence variable fe.
Visualiser simultanément le signal ve(t) et SVCO.
Synchroniser impérativement les signaux sur SVCO.
Relever l’oscillogramme pour une fréquence fe= 40.2 kHz, fréquence à laquelle la PLL est
verrouillée.
XY oui ou non
Si non Base de temps
:
Sensibilité:…………..…s/div
Voie 1:
Signal visualisé:…………...
Calibré: oui ou non
Si oui:…………..………..V/div
AC ou DC
Voie 2:
Signal visualisé:…..………..
Calibré: oui ou non
Si oui:…………..………..V/div
AC ou DC
Comparer les signaux ve(t) et SVCO. Quelles particularités ont ces deux signaux ?
………………………………………………………………………………………….
…………………………………………………………………………………………..
TpPll1
R&T
Page 11 sur 24
4.1.2) Faire varier la fréquence fe du signal ve(t) de 30 kHz à 50 kHz.
Sans jamais revenir en arrière, augmenter progressivement la fréquence fe du signal.
fe sens croissant
f C1
f L2
fe
On note fC1 =…………….. fréquence basse de capture où la PLL se verrouille
On note fL2 =………………fréquence où la PLL décroche
4.1.3) Refaire de même mais cette fois dans le sens décroissant
fe sens décroissant
f L1
f C2
fe
On note fC2 =…………….fréquence haute de capture où la PLL se verrouille
On note fL1 =…………… fréquence où la PLL décroche
4.1.4) Compléter le schéma suivant avec les fréquences mesurées précédemment:
fréquence
centrale
f L1
f C2
f C1
f L2
fo
fc
Plage de capture
fL
Plage de verrouillage
a) Déterminer la plage de verrouillage:  fL = ……………………………………
 fc = …………. ……………………….
b) Déterminer la plage de capture:
c) Comparer la plage de capture et la plage de verrouillage:
…………………………………………………………………………………………
…………………………………………………………………………………………
d) Comparer la plage de capture  fc et la fréquence de coupure fc du filtre:
…………………………………………………………………………………
…………………………………………………………………………………
4.2) Etude du « déphasage » introduit par la PLL
Pour des signaux rectangulaires dits impulsionnels, on ne parle pas de déphasage mais plutôt de décalage temporel.
Mais pour une meilleure compréhension, on utilisera néanmoins le terme de déphasage qui sera assimilé à une
correspondance angulaire du décalage temporel.
TpPll1
R&T
Page 12 sur 24
 et en déduire le déphasage  entre ve(t) et
4.2.1) Faire varier la fréquence fe de ve(t) et relever le décalage temporel
SVCO.
Synchroniser impérativement les signaux sur SVCO.
Compléter le tableau ci-dessous :
fe(kHz)
 (µs)
 (°)
37.5
38
38.2
4.2.2) Tracer la caractéristique
38.5
39
39.5
40
41
41.5
42
42.8
43
 = f (fe) sur le document réponse n°2 page 16.
4.3) Etude qualitative des signaux à la sortie du comparateur de phase
4.3.1) À partir montage réalisé précédemment et pour les fréquences demandées :

Relever et compléter les oscillogrammes des signaux suivants :
u(t) = signal en sortie du comparateur de phase
uo(t) = signal en sortie du filtre

Mesurer la valeur moyenne de uo(t) avec un voltmètre en mode DC.
a) Pour fe= 38.5 kHz
XY oui ou non
Si non Base de temps
:
Sensibilité:…………..…s/div
Voie 1:
Signal visualisé:…………...
Calibré: oui ou non
Si oui:…………..………..V/div
AC ou DC
Voie 2:
Signal visualisé:…..………..
Calibré: oui ou non
Si oui:…………..………..V/div
AC ou DC
Mesurer le rapport cyclique de u(t):
 =………………………..
En déduire la valeur moyenne de u(t):
u = ……………………….
Mesurer la valeur moyenne de uo(t):
u 0 =………………………..
Comparer u et u 0 ……………………
b) Pour fe= 40 kHz
XY oui ou non
Si non Base de temps
:
Sensibilité:…………..…s/div
Voie 1:
Signal visualisé:…………...
Calibré: oui ou non
Si oui:…………..………..V/div
AC ou DC
Voie 2:
Signal visualisé:…..………..
Calibré: oui ou non
Si oui:…………..………..V/div
AC ou DC
TpPll1
R&T
Mesurer le rapport cyclique de u(t):
 =………………………..
En déduire la valeur moyenne de u(t):
u = ……………………….
Mesurer la valeur moyenne de uo(t):
u 0 =………………………..
Comparer u et u 0 :……………………
Page 13 sur 24
c) Pour fe= 42 kHz
XY oui ou non
Mesurer le rapport cyclique de u(t):
 =………………………..
En déduire la valeur moyenne de u(t):
Si non Base de temps
:
Sensibilité:…………..…s/div
Voie 1:
u = ……………………….
Mesurer la valeur moyenne de uo(t):
Signal visualisé:…………...
Calibré: oui ou non
Si oui:…………..………..V/div
AC ou DC
u 0 =………………………..
Comparer u et u 0 :……………………
Voie 2:
Signal visualisé:…..………..
Calibré: oui ou non
Si oui:…………..………..V/div
AC ou DC
4.3.2 Conclusion
Quelle est la nature du signal issue du comparateur ? …………………………………………
…………………………………………………………………………………………………..
Quelle est la fonction réalisée par le filtre RC ? ………………………………………………
…………………………………………………………………………………………………..
4.4) Etude de la tension
u 0 en fonction de la fréquence
Conserver le montage précédent !

Reprendre les valeurs de déphasage du tableau précédent (question 4.2.1).

Pour chaque fréquence fe du signal d’entrée mesurer la tension u 0 .
fe(kHz)
 (°)
37.5
38
38.2
38.5
39
39.5
40
41
41.5
42
42.8
43
u 0 (V)
4.4.1) Tracer la caractéristique u 0 = f (  ) sur le document réponse n°2 page 16.
4.4.2) Conclure sur la caractéristique relevée: ……………………..…………………………
…………………………………… …………………………………………………...
………………………………… ……………………………………………………...
……………………………… ………………………………………………………..
TpPll1
R&T
Page 14 sur 24
V) REPONSE de le PLL à un ECHELON de FREQUENCE :
Dans de nombreuses applications, la fréquence d'entrée fe de la PLL varie. La PLL, dans sa plage de capture,
doit être capable de suivre ces variations avec un temps de réponse et un dépassement déterminés. Pour mettre en
évidence ces phénomènes, il faut appliquer à l'entrée de notre PLL un échelon de fréquence et observer la
réponse du système.
Procédure :
L'échelon de fréquence aura les caractéristiques suivantes :
fmin = 39KHz, fmax = 41KHz, fréquence de répétition = 25Hz
Il faut utiliser deux générateurs de fonctions :
GX240
OUTPUT
GX249
INPUT
OUTPUT VCO
Vers entrée PLL (patte 14)
 Régler le GX249 pour qu'il génère un signal carré TTL de fréquence 41KHz. Mettre le générateur auxiliaire
sur OFF. Mettre le commutateur FREQUENCY sur "0". Appuyer sur la touche EXT.
 Régler le GX240 pour qu'il génère un signal carré variant entre 0 et -2,5V de fréquence 25Hz.
 Connecter la sortie du GX240 sur l'entrée INPUT VCO du GX249. Observer la sortie OUTPUT MAIN GEN.
du GX249 à l'oscilloscope et régler l'amplitude du GX240 pour que la fréquence fmin soit égale à 39KHz (plus la
tension du GX240 est négative, plus la fréquence est basse).
 Connecter maintenant la sortie OUTPUT MAIN GEN. du GX249 à l'entrée de la PLL et observer le signal
sur la patte 9. Relever les oscillogrammes corrélatifs du signal de sortie du GX240 et du signal présent sur la
patte 9 de la PLL. Noter les valeurs du temps de réponse, du dépassement et de n.
 Conclure.
TpPll1
R&T
Page 15 sur 24
Document Réponse 1
….. = f(……)
TpPll1
R&T
Page 16 sur 24
Document Réponse 2
….. = f(……)
….. = f(……)
TpPll1
R&T
Page 17 sur 24
ANNEXE N°1
2. Schéma n°1:
VCC
16
C2 =47nF
SIGNIN
14
U
CP1
COMPIN
Ve
R
Vs
E VCO
9
2
u(t)
SUIVEUR
3
uo(t)
ve(t)
4
ENTREE
VCO
SVCO
5
8
Inhibition VCO
4046
C
10
12
11
10k
6
7
R2
C1
R1
P
3. Schéma n°2:
16
C2 =47nF
SIGNIN
14
U
CP1
COMPIN
Ve
R
Vs
E VCO
2
9
u(t)
ve(t)
SUIVEUR
3
uo(t)
4
ENTREE
VCO
8
4046
C
10
11
12
10k
6
7
R2
C1
R1
P
Q1
COMPIN
TpPll1
R&T
Q2
Q3
Q4
4040
H
Page 18 sur 24
SVCO
5
Inhibition VCO
SCHEMA DE LA MAQUETTE PLL1 et PLL2
implantation maquette pll1 pll2
TpPll1
R&T
Page 19 sur 24
ANNEXE N°2
TpPll1
R&T
Page 20 sur 24
TpPll1
R&T
Page 21 sur 24
TpPll1
R&T
Page 22 sur 24
TpPll1
R&T
Page 23 sur 24
TpPll1
R&T
Page 24 sur 24