technologie des circuits integres ttl - cmos - Sn-Bretagne

TECHNOLOGIE
DES CIRCUITS INTEGRES
TTL - CMOS
1.1 Définition
de circuit intégré :
▪ Un circuit intégré désigne un bloc constitué par un monocristal de silicium ( Puce )
de quelques millimètres carrés à l’intérieur duquel se trouve inscrit en nombre
variable des composants électroniques élémentaires ( Transistors, diodes,
résistances, condensateurs, ... ).
1.2 Définition de classes d’intégration :
Dans l’ordre chronologique, on distingue 4 classe d’intégration :
* Les microcircuits SSI ( Single Size Intégration ) :  100 transistors par cm2.
* Les circuits intégrés MSI ( Médium Size Intégration ) :  1000 transistors par
cm2.
* Les circuits LSI ( Large Size Intégration ) :  10000 à 100000 transistors par
cm2.
*
Les circuits VLSI ( Very Large Size Intégration ) :  0.1 à 1 million transistors
2
par cm .
M HISETTE
1
1.3
Notion de niveaux logiques :
Pour une famille donnée, les niveaux logiques « 0 » et « 1 » ne correspondent pas à une tension
précise, mais à une certaine « plage » de tension.
 On appellera pour les valeurs de tension en entrée ( Input ):
*
VIHmin : Tension minimale en entrée qui assure le niveau logique haut.
*
VILmax : Tension maximale en entrée qui assure le niveau logique bas.
Vcc
1
VIHmin
Caractéristique
d’entrée


( Etat indéfini )
VILmax
0
 On appellera pour les valeurs de tension en sortie ( Output ):
*
VOHmin : Tension minimale de sortie à l’état logique haut.
*
V0Lmax : Tension maximale de sortie à l’état logique bas.
Vcc
1
Caractéristique
de sortie

VOHmin

( Etat indéfini )
VOLmax
0
0
1.4 Compatibilité des niveaux logiques.
Vcc
VOHmin
VOHmin - VIHmin
1
1

( Etat indéfini )
VOLmax
0
0
Niveaux de sortie circuit 1
*
*

VILmax - VOLmax
Vcc
VIHmin
( Etat indéfini )
0
VILmax
0
Niveaux d’entrée circuit 2
Compatibilité au niveau haut : Il faut que VOHmin > VIHmin
Compatibilité au niveau bas : Il faut que VILmax > VOlmax
M HISETTE
2
1.5 Temps moyen de propagation.
Lorsqu’on applique à l’entrée d’un circuit un niveau logique, il y a un certain retard pour que la
sortie réagisse. Cette durée est le temps moyen de propagation tPD.
S
tPHL
tPLH
Sortie
Entrée
50%
*
*
t
tPHL: Temps de propagation du niveau haut au niveau bas.
tPLH: Temps de propagation du niveau bas au niveau haut.
tPD = (tPHL + tPLH ) / 2
Remarque : Ce temps détermine la fréquence maximale FMAX à laquelle les circuits intégrés sont
capables de réagir.
1.6 Facteur de charge : Sortance N.
Ce paramètre caractérise le nombre N maximal d’entrées de portes logiques pouvant être
commandées par la sortie d’un autre opérateur logique de la même famille.
X
IO
II
II
II
*
*
X
X
X
IOH : Courant de sortie maximal à l’état haut
IOL : Courant de sortie maximal à l’état bas
IIH : Courant d’entrée maximal à l’état haut
IIL : Courant d’entrée maximal à l’état bas
Sortance N ( A l’état haut ) = IOH / IIH
Sortance N ( A l’état bas ) = IOL / IIL
Remarque : La documentation constructeur fournie les données suivantes : IOH, IIH, IOL, IIL.
1.7 Notion de familles de circuits logiques :
Il existe plusieurs familles de circuits technologiques. Les 2 plus utilisées sont :
*
TTL ( Transistors Transistors Logic )
*
CMOS (transistors à effet de champ MOS - Complémentaire - Métal - Oxyde - Semiconducteur - )
M HISETTE
3
PORTES LOGIQUES TTL
Transistor Transistor Logique
Fiche de référence
N°7
Niveaux Logiques d ’une porte logique TTL (LS)
Plusieurs technologies :
SORTIE
TTL standard (n ’est plus utilisée)
TTL Low Power
TTL Schottky (Rapide)
TTL Low Power Schottky
TTL Advanced Schottky
TTL Advanced Low Power Schottky
74
00
74 L 00
74 S 00
74 LS 00
74 AS 00
74 ALS00
V
V
O5 V
VCC
5I V
VCC
Niveau ‘ 1 ’
Niveau ‘ 1 ’
VOH mini
2,7 V
VIH mini
Niveau
indéterminé
Caractéristiques de fonctionnement :
Gamme d’alimentation : 5 V
ENTREE
2V
Niveau
indéterminé
VIL maxi
VOL maxi
0,5 V
Niveau ‘ 0 ’
+/- 5%.
0,7 V
Niveau ‘ 0 ’
0V
0V
Gamme de température : de 0 °C à + 70 °C.
Sortie à collecteur ouvert (Open collector
output)
Puissance dissipée : environ 2 mW par porte (série
LS).
Fréquence de fonctionnement : jusqu’à 3 MHz.
Sortance :
jusqu’à 20 (série LS).
(Nombre d’entrées que l’on peut relier à une sortie de porte)
On sort directement sur le
collecteur du transistor de
sortie.
 Obligation de connecter
une résistance R de tirage au
+5 V.
Pour un calcul rigoureux de R,
se reporter à la page 43 du
Memotech
V
To
O
Symbole
V
La sortie est
équivalente
à un
interrupteur.
O
Faible immunité aux
bruits.
Caractéristique
d ’Entrée/Sortie
d’un inverseur
Sortie 3 états (3-state
output)
V
VOCC
+5V
VOH
V
I
&
T1
V
VIL VIH
VCC
V
V
Dans une porte classique, l ’un des 2 transistors T1 ou T2 du totem pôle est
conducteur.
Dans une porte 3 états, il est possible de bloquer simultanément les 2 transistors T1
et T2 par l ’entrée de validation EN (EN = 0).
On dispose alors de 3 états en sortie:
O
O
T2
VOL
0
74 LS
00
Symbole
EN
1
1
0
T1
Passant
Bloqué
Bloqué
T2
Bloqué
Passant
Bloqué
Etat
Haut
Bas
Haute impédance (Sortie ‘ en l ’air ’).
I
M HISETTE
4
Fiche de référence
PORTES LOGIQUES CMOS
Modélisation de l’entrée et de la sortie d’une porte logique CMOS
Plusieurs technologies :
SORTIE
Série 4000 :
40 00 B (sorties bufférisées : amplifiées)
40 00 UB (sorties non-bufférisées)
Rs
Série 74 :
74 C 00 (identique à la série 4000)
74 HC 00 (High-speed CMOS : CMOS rapides)
ENTREE
IIN
IOH
CG
VDD
VOH
RG
VIH
Caractéristiques de fonctionnement :
Gamme d’alimentation : de 3 V à 15 V.
Etat logique ‘ 1 ’
Etat logique ‘ 1 ’
Gamme de température : de – 40 °C à + 85 °C.
Puissance dissipée : environ 10 nW par porte.
IIN
IOL
Fréquence de fonctionnement : jusqu’à 12 MHz.
Sortance :
CG
RS
jusqu’à 50 (série 4000B).
VOL
VIL
RG
(Nombre d’entrées que l’on peut relier à une sortie de porte)
Excellente immunité aux bruits.
Caractéristique d ’Entrée/Sortie d’un inverseur
Etat logique ‘ 0 ’
Etat logique ‘ 0 ’
V
O
V
VDD
0
1
I
VDD / 2
VDD
V
I
M HISETTE
V
O
GRANDEURS
CARACTERISTIQUES :
RS = environ 300 
RG = plusieurs M
CG = environ 50 pF
VOH :
VOL :
VIH :
VIL :
IOH :
IOL :
IIN :
Tension de sortie à l ’état haut.
Tension de sortie à l ’état bas.
Tension d ’entrée à l ’état haut.
Tension d ’entrée à l ’état bas.
Courant de sortie à l ’état haut.
Courant de sortie à l ’état bas.
Courant d ’entrée.
5