Lunite de traitement

BTS IG 1 - L’unité de traitement
1
L'unité de traitement
I. Introduction
Schéma n°1 vide.
L'architecture type d'un ordinateur classique s'articule autour de trois modules principaux
reliés entre eux par les bus. Ces trois modules sont :
 la mémoire centrale : composée de la mémoire vive (RAM) et de la mémoire morte (ROM)
dans laquelle sont stockées des données et des instructions en cours d'exécution ;
 l'unité centrale ou CPU (Central Processing Unit) qui assure principalement deux fonctions
: d'une part le traitement de l'information réalisé par l'unité arithmétique et logique (UAL)
et d'autre part le contrôle du fonctionnement des différents éléments de la machine pris en
charge par l'unité de commande ;
 les interfaces d'entrées-sorties qui permettent l'échange des données entre les périphériques
et l'ordinateur.
L'unité centrale est sans doute l'élément le plus important des trois. C'est lui, en effet, qui
interprète et exécute les programmes chargés dans la mémoire. C'est pourquoi on parle aussi
d'unité de traitement ou encore de microprocesseur pour la désigner.
Microprocesseurs : 80286, 80486, Pentium de la gamme Intel et 68030, 68040 de Motorola.
II. Les registres
Ce sont des mémoires très rapides permettant à l'unité de calcul de traiter les données à grande
vitesse. Ils sont utilisés pour stocker les informations nécessaires aux traitements (des données
ou des adresses).
On distingue dans l'unité de traitement plusieurs types de registres.
A. Le compteur ordinal
Le compteur ordinal (CO), appelé aussi compteur de programme ou compteur d'instruction,
permet de mémoriser l'adresse de la cellule mémoire qui contient la prochaine instruction à
exécuter.
Exemple :
mémoire principale
200  I1
201  I2
202  I3
203  I4
Considérons ce programme (suite d'instructions) contenu en mémoire principale qui
s'exécutera de façon séquentielle. Chaque instruction, avant son exécution, doit être fournie à
l'unité de commande. Le compteur de programme permet donc de donner l'adresse de la
cellule mémoire que l'on doit lire pour récupérer l'instruction. Ainsi, le PC va prendre
successivement les valeurs 200, 201, 202, 203 et en fin d'exécution la valeur 204.
Ce fonctionnement est identique lorsque le programme n'est pas séquentiel (branchement).

BTS IG 1 - L’unité de traitement
2
Le compteur de programme est fondamental dans l'architecture d'un processeur, il est
nécessaire à la procédure d'exécution des instructions d'un programme.
B. Le registre d'état
Ce registre contient des informations qui lui sont fournies par l'Unité Arithmétique et
Logique. Ces informations sont des indicateurs d'états qui renseignent sur la façon dont s'est
déroulée une instruction.
C. La mémoire ordinale
C'est un registre qui contient l'instruction qui est en cours d'exécution. Celle-ci est
décomposée en deux parties :
 la partie opération ou code opération qui contient la description de l'instruction (addition,
soustraction, etc.)
 la partie opérande ou adresse qui indique au processeur où se trouvent en mémoire les
données utiles au traitement.
La mémoire ordinale permet de mémoriser l'instruction en cours d'exécution. La première
partie de l'instruction (code opération) est stockée dans le registre d'instruction et la seconde
partie (adresse des opérandes) est stockée dans le registre d'adresse.
D. Le registre d'adresse mémoire
Ce registre est placé entre la mémoire centrale et le bus d'adresse. Il contient pendant un laps
de temps très court une adresse qui est échangée entre la mémoire centrale et l'unité de
traitement.
III. Les bus
Un bus est un ensemble de lignes (fils électriques) permettant l'échange et le transport des
informations au sein de l'ordinateur entre les différents organes de celui-ci.
A. Le bus d'adresse
Bus sur lequel cheminent les adresses des mots mémoires à lire ou à écrire. Il aboutit sur un
décodeur d'adresse au niveau de la mémoire centrale. Ce décodeur permet de reconnaître
l'adresse de la cellule mémoire. Il permet ainsi de repérer le mot mémoire où une opération de
lecture ou d'écriture doit être faite.
bus d'adresse D
CPU E.
mémoire centrale
Le bus d'adresse permet de sélectionner un emplacement dans un composant tel que la RAM,
la ROM ou un autre boîtier extérieur à l'unité centrale. Cette sélection se fait à l'aide de deux
techniques.

BTS IG 1 - L’unité de traitement
3
1. La sélection linéaire
C'est un système de moins en moins utilisé car il était utilisé pour des systèmes ayant de
faibles capacités de stockage. Prenons un système nécessitant 2 Ko de ROM et 4 Ko de RAM
et un bus d'adresse de 16 bits.
A15
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
sélection des
boîtiers d'E/S
sélection
RAM
sélection ROM
Avec ce système, on peut coder une adresse sur 12 bits, sélectionner une cellule en ROM, en
RAM, ou dans un autre boîtier.
Exemple : l'adresse 0001000000001010 indique que la dixième cellule de la ROM est
sélectionnée.
Cependant l'adresse sera incorrecte si la RAM et la ROM sont sélectionnées en même temps.
On peut, pour résoudre ce problème, utiliser un seul bit unique qui permettra la sélection de la
RAM ou de la ROM. Pour la sélection des périphériques on utilisera un décodeur à trois
entrées.
Application sur la sélection linéaire
Précisez quel boîtier et quelle case mémoire de ce boîtier sont sélectionnés avec les adresses
suivantes :
1) 0010000101100100 (RAM, cellule 000101100100)
2) 0100101000100011 (DD, cellule 101000100011)
3) 1000110000011100 (Disquette, cellule 110000011100)
Sachant que la sélection de la disquette se fait en codant 10 sur A15 et A14, et que la sélection
du disque dur se fait en codant 01 sur les deux premiers bits.
2. Adressage décodé
A15
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
décodeur

BTS IG 1 - L’unité de traitement
4
Voir schéma de fonctionnement d'un décodeur.
Application sur l'utilisation d'un décodeur
Précisez quel boîtier et quelle case mémoire de ce boîtier sont sélectionnés avec les adresses
suivantes :
1) 01101010 (boîtier 3, cellule 01010)
2) 11100011 (boîtier 7, cellule 00011)
3) 10011010 (boîtier 4, cellule 11010)
B. Le bus de donnée
Sur ce bus transitent des données devant être lue ou écrite en mémoire centrale. La donnée est
temporairement déposée dans un mot mémoire tampon avant qu'elle soit écrite dans la
mémoire. En effet un certain temps doit s'écouler pour que la mémoire soit apte à recevoir la
donnée.
TAMPON
CPU
MEMOIRE
CENTRALE
Le nombre de fils du bus externe des données et la longueur des mots mémoire de la mémoire
centrale spécifient la nature du processeur. Lorsque le nombre de lignes du bus externe
correspond à la longueur du mot mémoire on parle de processeur "p bits". Ainsi, un bus de
données de 32 bits connecté à une mémoire de mots de 32 bits désigne un processeur 32 bits.
Par contre, si l'unité centrale peut traiter des données de 16 bits alors que le bus externe des
données n'est composé que de 8 fils, alors on a affaire à un faux processeur 16 bits. Dans ce
cas là, chaque mot mémoire est décomposé en deux mots de 8 bits, un de poids faible, l'autre
de poids fort. Lorsqu'un échange de données à lieu entre l'unité centrale et la mémoire, l'octet
de poids faible est d'abord placé sur le bus de données, et l'opération est ensuite répétée avec
l'octet de poids fort.
Le bus externe de données est relié au niveau de la mémoire à un multiplexeur-
démultiplexeur, servant à aiguiller correctement l'octet de la donnée.
TAMPON
CPU MUX
démultiplexage multiplexage
XA XB
MEMOIRE
CENTRALE

BTS IG 1 - L’unité de traitement
5
poids poids
fort faible
C. Le bus de commande
C'est par l'intermédiaire de ce bus que l'unité de commande dialogue avec les différents
composants de la machine : mémoire, interface d'E/S, etc.
Sur ces lignes circulent :
 des informations d'ordre provenant de l'unité de commande (exemple : lecture, écriture)
 certains signaux émis par des organes externes au CPU et dont le traitement par l'unité de
commande est prioritaire (exemple : demande d'interruption).
Schéma de l'architecture élémentaire d'un processeur
bus de données
registre mot
de données
CPU bus d'adresse MEMOIRE
1 2 CENTRALE
bus de commande