Architecture Ordinateur: Structure de Pile dans 8086

L2 SECTION A
ARCHITECTURES DES ORDINATEURS II
Introduction et Rappels
2021/2022
Chapitre 1

ARCHI I
ARCHI II
RAPPEL : Schéma synoptique d’un micro-ordinateur
Horloge
µp
MC
DRAM
Circuits d’interface d’E/S
Mémoire cache
SRAM
BA
BD
BC
ARCHI
II

ARCHI 2 2020/2021 L2 ACAD section A
Slide N° 3
Mr M.S AYACHE
LA PILE (STACK):
La pile est une partie de la mémoire RAM dont l’organisation est LIFO. La pile est
caractérisée par un sommet de pile et ses adresses évoluent contrairement aux
adresses de la mémoire traditionnelle . Pour le microprocesseur 8086, tous les accès à
la pile se font sur 16 bits et l’adresse physique du sommet de la pile est SS x 16 + SP.
Mémoire Centrale
15 0
Sens d’empilement Sens de dépilement
SS x 16 + SP Somment de la pile
Dernier élément empilé

ARCHI 2 2020/2021 L2 ACAD section A
Slide N° 4
Mr M.S AYACHE
MODES D’UTILISATION DE LA PILE:
a) La pile en tant que pile
Dans ce mode d’utilisation, les accès à la pile sont tous séquentiels. Deux types
d’utilisation sont possibles: explicite et implicite.
a.1 Utilisation explicite:
sert à empiler ou dépiler explicitement des données de la pile. Les
instructions qui permettent une telle utilisation sont:
PUSH SRC : empiler POP DST : dépiler
PUSHF : empiler flags POPF : dépiler flags
ACTIONS :
PUSH SRC (SP) (SP) – 2
((SP)+1: (SP)) (SRC)
PUSHF (SP) (SP) – 2
((SP)+1: (SP))  (PSW)
POP DST (DST)  ((SP)+1: (SP))
(SP) (SP) + 2
POPF (PSW)  ((SP)+1: (SP))
(SP) (SP) + 2

ARCHI 2 2020/2021 L2 ACAD section A
Slide N° 5
Mr M.S AYACHE
EXEMPLE:
mov ax, 0400h
mov ss , ax
mov sp , 0100h
mov bx , 1234h
push bx
push ax
.
.
pop ax
pop bx
a) après push
adresse
15 0
0400:00FC
0400
0400: 00FE
1234
0400:0100
b) après pop
Sommet de la pile
ax = 0400H
bx= 1234H
Sommet de la pile
adresse
15 0
0400:00FC
0400
0400: 00FE
1234
0400:0100