1Ecole Nationale des Sciences Appliquées Rapport: Travaux pratiques sur VHDL-AMS de Khouribga ’ Génie Electrique Département de Génie Electrique -AMS 3ème ’ VHDL-AMS TALHI Soukaina ZAITOUNI Meriem TP&Cours encadrés par Mr. Lagrat Année universitaire 2016-2017 2 Rapport: Travaux pratiques sur VHDL-AMS ’ Génie Electrique Remerciement Nous avons ’ ’ mes profondes gratitudes ainsi que toutes mes reconnaissances à notre professeur. Nous remercions vivement Mr. LAGRAT pour vos disponibilités, vos soutiens et vos conseils, qui a créé une ambiance favorable qui nous a per ’ nouveau parcours. Enfin, que toute personne ayant contribuée de près ou de loin à la préparation de ce travail, ’ nos profondes gratitudes. TP&Cours encadrés par Mr. Lagrat Année universitaire 2016-2017 3 ’ Rapport: Travaux pratiques sur VHDL-AMS Génie Electrique Table des matières REMERCIEMENT …………………..…………………..…………………..………….… Introduction générale …………………..…………………..………………….. Partie 3: Boucle à verrouillage de phase (PLL)..………………..5 TP&Cours encadrés par Mr. Lagrat Année universitaire 2016-2017 4 ’ Rapport: Travaux pratiques sur VHDL-AMS Génie Electrique Introduction générale VHDL-AMS est un dérivé du langage de description matériel VHDL (norme IEEE 10761993). Il comprend des extensions analogiques et des signaux mixtes (en anglais analog and mixed-signal, AMS) afin de définir le comportement des systèmes à signaux analogiques et mixtes (IEEE 1076.1-1999). La norme VHDL-AMS a été instaurée dans l'intention de permettre aux concepteurs de systèmes à signaux analogiques et mixtes et de circuits intégrés de pouvoir créer et d'utiliser des modules qui encapsulent les descriptions de comportement de haut niveau, aussi bien que des descriptions structurelles de systèmes et de composants1. VHDL-AMS définit un langage de modélisation standardisé par l'industrie pour les circuits à signaux mixtes. Il fournit à la fois le temps-continu et les sémantiques de modélisation d'événements. Il est donc approprié pour les circuits analogiques, numériques et mixtes. Il est particulièrement bien adapté pour la vérification de circuits intégrés complexes qui allient des signaux analogiques, mixtes et des fréquences radios. Il est important de noter que le VHDL-AMS ne constitue pas un langage de conception ou synthèse. Il s'agit seulement d'un langage de description du matériel. Ce TP a pour objectif de conception VHDL-A S, ’ TP&Cours encadrés par Mr. Lagrat ’ , Année universitaire 2016-2017 5 ’ Rapport: Travaux pratiques sur VHDL-AMS Génie Electrique Partie 3 : Boucle à verrouillage de phase (PLL) 1. Introduction : Les boucles à verrouillage de phase (Phase Locked Loop PLL) sont des circuits intégrés très utilisés en . ’ ’ ’ asservissement de phase dont le rôle est ’ ’ à ’ . à verrouillage de phase dans tous les équipements modernes. 2. Schéma de bloc : -Les composants essentiels d’une PLL sont : Un détecteur ou comparateur de phase - phase detector. Un filtre de boucle passe-bas - low-pass filter. Un oscillateur commandé en tension - voltage controlled oscillator (VCO). un comparateur de phase (phase detector) est un circuit qui produit une tension de sortie proportionelle à l'écart de phase entre le signal d'entrée et la sortie du VCO le comparateur de phase décrit ci-dessous est construit à partir d'un circuit numérique composé de bascules D (D flip-flops) le fitre analogique est utilisé pour lisser le signal de sortie du comparateur afin d'obtenir sa valeur moyenne le filtre passe-bas est un circuit RC de premier ordre le circuit à boucle de phase quand on utilise la technologie CMOS, le VCO peut être implémenté par un oscillateur booléen (ring oscillator) avec inverseurs différentiels dans notre description le VCO est décrit au niveau comportemental Détection d’évènements analogiques: Pour décrire un comparateur ou un convertisseur A/D, il est nécessaire de détecter avec précision le franchissement des seuils de quantification par le signal ’ . F présente le ’ à hystérésis de seuils V1 et V2 et de niveaux hauts et bas : Vdd et Vss. TP&Cours encadrés par Mr. Lagrat Année universitaire 2016-2017 6 ’ Rapport: Travaux pratiques sur VHDL-AMS Génie Electrique ’ ’ simple instruction conditionnelle (formelle) : IF Ve< V2 THEN Vs= VssELSE Vs= Vdd END IF La description temporelle tient compte du phénomène ’ ’ î ’ précédent. Principe de fonctionnement : ’ commandé en tension (ou en courant) Vout à ’ . Ceci signifie que les deux signaux ont mêmes fréquences et une différence de phases constante. ’ , avoir des fréquences différentes. Le détecteur d ’ . ’ ’ multipliées par le gain du détecteur de phase : V out(t) = gain:vin1(t):vin2(t) upc(t) = Kd(_e__s) = Kd__ Le comparateur de phase fournit à sa sortie une tension u alternative dont la valeur moyenne V donnée par un passe-bas est proportionnelle au déphasage entre Ve et Vs. Il est caractérisé par un coefficient souvent noté Kc défini par : Kc= (valeur moyenne d / passe’ ’ propre. ’ (du moins dans son domaine de fonctionnement) : ’ ’ ’ , ’ , . Le filtre est un 2), passif ou actif, dont le but V fs_f0 = KvcoV c TP&Cours encadrés par Mr. Lagrat Année universitaire 2016-2017 7 Rapport: Travaux pratiques sur VHDL-AMS ’ Génie Electrique Comparateur de phase : Le modèle VHDL-AMS du comparateur de phase analogique : TP&Cours encadrés par Mr. Lagrat Année universitaire 2016-2017 8 Rapport: Travaux pratiques sur VHDL-AMS ’ Génie Electrique Filtre de boucle Le Filtre passe-bas a une innocence importante sur le régime transitoire et déterminé en grande partie les performances de l'asservissement. Les fonctions de transfert couramment utilisées sont données par : Avec tau1 = R1:C et tau2 = R2:C Il serait possible d'écrire un modèle plus général permettant de réaliser les quatre types de filtres. TP&Cours encadrés par Mr. Lagrat Année universitaire 2016-2017 9 Rapport: Travaux pratiques sur VHDL-AMS ’ Génie Electrique Oscillateur commandé en tension Un oscillateur analogique commandé en tension (VCO) généré un signal sinusoïdal dont la fréquence est proportionnelle _a la valeur d'une tension de commande. La caractéristique linéaire d'un VCO s'exprime par la relation [2] : Ou WC est la pulsation centrale et Uc0 la valeur de la tension de commande permettant l'oscillation à la fréquence centrale. Le calcul de la phase est alors fait par : Le signal de sortie de l'oscillateur est ainsi donnée par le modèle VHDL-AMS du VCO réalisant les équations ci-dessus TP&Cours encadrés par Mr. Lagrat Année universitaire 2016-2017 10 Rapport: Travaux pratiques sur VHDL-AMS ’ Génie Electrique Test Bench pour simuler ce model on vas implémenter un test bench, on se basant sur le schema fonctionnel du PLL , le consign du PLL est un signal sins de 3Mhz. TP&Cours encadrés par Mr. Lagrat Année universitaire 2016-2017
