Résumé Les applications multimédia alliant son et image

publicité
Résumé
Les applications multimédia alliant son et image, connaissent un essor formidable dans le monde de
l’électronique embarquée (mobiles, PDA, automobile, …). Dès lors les techniques de codage d’image
et de vidéo en particulier sont confrontées au problème de leur intégration dans des systèmes à faibles
ressources en puissance de calcul et mémoire.
Le stage se déroule dans un contexte de développement d'applications embarquées de
compression d’image. Une technique originale de compression d’image (LAR) a été introduite au sein
du laboratoire IETR. Des solutions d’implantation temps-réel sur processeurs de type DSP ont été
réalisées par le passé. Une partie de ce même codeur a également fait l’objet d’une implantation
matérielle sur FPGA.
D’autre part, l’IETR est investi dans le groupe de normalisation MPEG RVC (Reconfigurable Video
Coding). L’objectif de RVC est de proposer des méthodes de conception facilitant la mise en œuvre de
nouveaux schémas de décodeurs vidéos. Une aplication en RVC est décrite sous une forme flux de
données à partir de réseaux d’acteurs (appelé NL). Les acteurs sont eux-mêmes écrits dans un langage
appelé CAL. CAL est un langage issu des travaux menés à l’université de Berkeley, dans le cadre du
projet Ptolemy II. Il vise à accroître la portabilité et la réutilisation des acteurs en isolant les
spécificités liées à l’utilisation d’un langage, d’une interface de programmation. Un environnement
spécifique (OpenDF) a été développé autour de la description de réseaux d’acteurs CAL. Il permet
actuellement la simulation, ainsi que la génération de code automatique pour des cibles matérielles
(CAL2HDL) et logicielles (CAL2C). Des travaux restent en cours sur les aspects génération
automatique de code optimisé pour des architectures mixtes matérielle/logicielle.
L’objectif est donc de développer en CAL les différentes fonctions du codeur LAR, synthétiser le
VHDL correspondant avec CAL2HDL et tirer les résultats d’implémentation sur FPGA.
Téléchargement