Institut Supérieur des Etudes Technologiques en Communications EXAMEN Enseignants : Niveau : STIC L1 Architectures et Systèmes Informatiques (ASI) Nom : _______________________ Prénom : _____________________ Chammam M., Ben Ali N. Janvier2012 4 Non autorisés 1 heure 30 mn Date : Nb pages : Documents : Durée : Groupe : ________ NB : La clarté, la présentation et la propreté de la feuille d’examen seront prises en considération. Note : /20 Exercice 1 (3 points) Donner les quatre nombres qui suivent chacun des nombres suivants 1/ 489B10, 491B10, 493B10 , 495B10, , 497B10 2/ 1010 1010B2, 1010 1100B2, 1010 1110B2 1011 0001B2 1011 0011B2 3/ 9999H , 999BH 999DH 999FH 99A1H 4/ AFEDH , AFEFH AFF3H AFF5H AFF1H Exercice 2 (5 points) On considère la mémoire centrale d’un ordinateur composée de deux barrettes. L’espace d’adressage total qui leur est alloué a pour adresse de début et de fin respectivement 0000 0000H et 3FFF FFFFH. 1/ Déterminer par calcul la capacité totale de cette mémoire. Exprimer le résultat en Mo et en Go. 2/ Déterminer la capacité de chaque barrette RAM. 3/ Déterminer l’adresse de début et de fin de chaque barrette. __________________________________________________________________________________ 1/ Déterminer par calcul la capacité totale de cette mémoire. Exprimer le résultat en Mo et en Go. L’espace total d’adressage est de 1Go puisque nous avons 7 (F) x 4 et le 3 en hexa – donc 30 fils d’adresses Combien de Mo => 1 Mo 10000H (0 0000 F FFFFH) 400H Mo soit 1024 Mo. 2/ Déterminer la capacité de chaque barrette RAM. Chaque barrette a une capacité de 512 Mo 3/ Déterminer l’adresse de début et de fin de chaque barrette. Première barrette : 0000 0000 H == > 1FFF FFFFH Deuxième barrette : 2000 0000 H == > 3FFF FFFFH _________________________________________________________________________________ 1/5 Ne rien écrire ici Exercice 3 (3 points) Un processeur sans pipeline (non pipeliné) possède un temps de cycle de 10 ns. Quels seront les temps de cycle des versions pipelinées du processeur avec un pipeline de 2, 4 et 8 étages, si la logique de chemin de données est répartie de manière égale entre les étages du pipeline ? On rappelle la formule permettant le calcul du temps de cycle Pipeliné = (Temps de cycleNon pipeliné / Nombre d’étages du pipeline) Réponses : Formule pour le calcul du temps de cycle Pipeliné = (Temps de cycleNon pipeliné / Nombre d’étages du pipeline) 10ns / 2 étages == 5ns pour pipeline à deux étages 10ns / 4 étages 2,5 ns pour pipeline à quatre étages 10 ns / 8 étages 1,25 ns pour pipeline à huit étages __________________________________________________________________________________ 2/5 __________________________________________________________________________________ Ne rien écrire ici Exercice 4 (4 points) On considère un processeur à trois étages nécessite pour accomplir l’exécution d’une instruction machine les étapes de déroulement suivants : IF, ID et EX (cf. formalise vu en cours). On suppose que chaque étape prend deux cycles d’horloge pour s’exécuter. 1/ Quel serait le nombre de cycles nécessaires pour exécuter 10 instructions ’machine’ (inst1, inst2, inst3, inst4, inst5, inst6, inst7, inst8, inst9, inst10, inst11, inst12) sans pipeline. 2/ Quel serait le nombre de cycles nécessaires pour exécuter les 10 instructions ’machine’ (inst1, inst2, inst3, inst4, inst5, inst6, inst7, inst8, inst9, inst10, inst11, inst12) avec un pipeline. Faire un schéma justifiant votre solution. Réponses : 1/ Nombre de cycles nécessaires pour exécuter 10 instructions ’machine’ (inst1, inst2, inst3, inst4, inst5, inst6, inst7, inst8, inst9, inst10, inst11, inst12) sans pipeline. Hypothèse : chaque étape nécessite 2 cycles d’horloge (soit 2T, T étant la période) Une instruction nécessite 2T + 2T + 2T soit 6T Donc, pour exécuter 10 instructions, il faut 6T x 10 soit 60T 2/ Nombre de cycles nécessaires pour exécuter les 10 instructions ’machine’ (inst1, inst2, inst3, inst4, inst5, inst6, inst7, inst8, inst9, inst10, inst11, inst12) avec un pipeline. Soit 12 x 2T = 24T 3/5 Ne rien écrire ici Exercice 5 (3 points) On sait que les périphériques réalisent souvent des opérations d’entrées sorties lentes par rapport au processeur (cf. pont nord/pont sud). Considérons un programme qui effectue une opération de lecture de données sur un DVD. La première opération à faire est de positionner la tête de lecture du DVD sur le bloc à lire. Ce positionnement se fasse en moyenne en 100ms. On suppose que le processeur utilisé délivre 20000 MIPS. En attendant une telle opération, combien d’instructions le processeur aurait pu faire? Temps d’exécution d’une instruction = 1/20 000 x 10 -6 secondes= 1/20 x 10 9 = 0,05 10 -9 soit 0,05 ns Nombre d’instructions en 100ms = 100 x 10 -3 s / 0,05 10 -9 = 2000 106 instructions Exercice 6 : Définir les termes suivants : (2 points) CHIPSET : __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________ DDR : 4/5 __________________________________________________________________________________ __________________________________________________________________________________ __________________________________________________________________________________ MIPS : __________________________________________________________________________________ __________________________________________________________________________________ Bande passante d’un bus : __________________________________________________________________________________ __________________________________________________________________________________ 5/5