Conception de circuits analogiques-numérique pour le

THÈSE
Pour obtenir le grade de
DOCTEUR DE L’UNIVERSITÉ DE GRENOBLE
Spécialité :Physique Expérimentale et Instrumentation
Arrêté ministériel : 7 août 2006
Présentée par
« Guillaume REGIS »
Thèse dirigée par « Madjid BOUTEMEUR » et
codirigée par « Gilles CHAUMONTET »
préparée au sein du SYMME
dans l'École Doctorale SISEO
Conception de circuits
analogiques-numérique pour le
conditionnement de micro-
capteurs embarqués
Thèse soutenue publiquement le « 13 janvier 2011 »,
devant le jury composé de :
Mr Bernard ILLE
Directeur de recherche, IPN Lyon, Président
Mr DELATAILLE Christophe
Ingénieur de recherche, LAL Paris, Rapporteur
Mr DEPASSE Pierre
Professeur, IPN Lyon, Rapporteur
Mr BOUTEMEUR Madjid
Professeur, SYMME Polytech’ Savoie, Membre
Mr XAVIER Pascal
Professeur, UJF Grenoble, Membre
Mr CHAUMONTET Gilles
Docteur, MIND-CNRS, Membre
Mr CONDEMINE Cyril
Docteur, CEA-LETI Grenoble, Membre

REMERCIEMENT
Avant d’entamer la rédaction de ce mémoire thèse, je tiens à adresser dans ces
quelques lignes mes plus sincères remerciements à toutes les personnes qui m’ont soutenu
durant ces trois années et sans qui ce travail n’aurait pu aboutir.
Je pense tout d’abord à mes encadrants Mr Gilles Chaumontet de MIND, Mr Cyril
CONDEMINE du CEA ainsi que Mr Madjid BOUTEMEUR de l’université de Savoie. Tout le
temps et l’expérience qu’ils ont partagés ont contribué pour beaucoup à mon apprentissage
et au bon déroulement de mes travaux.
Je remercie sincèrement les membres du jury : Mr Pierre Depasse et Mr Christophe
Delataille qui me font l’honneur de rapporter sur ce travail, ainsi que Monsieur Pascal Xavier
et Monsieur Bernard Ille les examinateurs de mon jury.
Je pense également à l’ensemble des membres de l’équipe de Mind qui m’ont accueilli
dans les meilleures conditions scientifiques et humaines. J’exprime toute ma gratitude à Mr
Denis Linglin le vice directeur de Mind et à Mme Gaëlle Rey la directrice de Mind. Je
remercie aussi particulièrement Mr Jean-Philippe Blanc pour m’avoir fait confiance ainsi que
Mr Pierre Chalmet et Mr Gérald Bouffard pour leur expertise et leurs grandes disponibilités.
Je tiens également à remercier chaleureusement les membres de l’équipe EIM du
laboratoire LE2TH au CEA pour leur accueil, et leur aide de tous les jours. Un merci
particulier aux stagiaires et thésards que j’ai croisés pendant ces 2 dernières années.
Enfin, je tiens à adresser toute ma tendresse à mes parents, à ma famille et à Guylaine.

TABLE DES MATIERES
INTRODUCTION GENERALE ....................................................................................................................... 14
1. CHAINE D’AMPLIFICATION CONTINUE POUR CAPTEUR TMR ............................................... 18
1.1. I NTRODUCTION ET CONTEXTE ................................................................................................................ 19
1.2. D ESCRIPTION DU CAPTEUR TMR ........................................................................................................... 20
1.3. C ONDITIONNEMENT ET ETAT DE L ’ ART .................................................................................................. 24
1.3.1. Pont de Wheatstone....................................................................................................................... 24
1.3.2. Oscillateurs ................................................................................................................................... 27
1.3.3. Boucle d’Anderson ........................................................................................................................ 28
1.3.4. Conditionnement élaboré (approche par boucle d’Anderson) ...................................................... 30
1.3.5. Synthèse......................................................................................................................................... 32
1.4. D IMENSIONNEMENT DE LA CHAINE D ’ AMPLIFICATION ........................................................................... 33
1.4.1. Cahier des charges........................................................................................................................ 33
1.4.2. Architecture fonctionnelle ............................................................................................................. 34
1.4.3. Choix de conception et de dimensionnement................................................................................. 35
1.4.3.1. Choix et résolution des réglages et répartition des gains ........................................................................... 35
1.4.3.1.1. Premier étage......................................................................................................................................... 35
1.4.3.1.2. Etage du milieu et dernier étage............................................................................................................ 38
1.4.3.2. Considérations et autres choix de conception............................................................................................ 40
1.5. C ONCEPTION CHAINE D ’ AMPLIFICATION ................................................................................................ 40
1.5.1. Premier étage ................................................................................................................................ 40
1.5.1.1. Amplificateurs PMOS ............................................................................................................................... 41
1.5.1.2. Amplificateur NMOS ................................................................................................................................ 42
1.5.2. Deuxième étage ............................................................................................................................. 43
1.5.3. Troisième étage ............................................................................................................................. 43
1.5.3.1. Amplificateur Rail to rail........................................................................................................................... 44
1.5.3.2. DAC 8 bits de réglage de la référence ....................................................................................................... 45
1.5.3.3. Le filtrage .................................................................................................................................................. 45
1.5.3.4. Performance globale.................................................................................................................................. 45
1.5.4. Autres bloc .................................................................................................................................... 46
1.5.4.1. La Référence de tension............................................................................................................................. 46
1.5.4.2. Amplificateur d’alimentation des TMR..................................................................................................... 46
1.5.4.3. La Cellule de Polarisation.......................................................................................................................... 47
1.5.4.4. TEST INTEGRE ....................................................................................................................................... 48
1.6. I MPLEMENTATION ET MESURE DE TEST ................................................................................................. 49
1.6.1. Simulations globales ..................................................................................................................... 49
1.6.2. Layout et implémentation.............................................................................................................. 51
1.6.3. Mesure de test ............................................................................................................................... 52
1.6.3.1. Test de Consommation .............................................................................................................................. 52
1.6.3.2. Test de l’étage d’entrée.............................................................................................................................. 53
1.6.3.3. Test de l’étage du milieu............................................................................................................................ 53
1.6.3.4. Test de l’étage de sortie............................................................................................................................ 54
1.6.3.5. Test des DACs de l’étage de sortie............................................................................................................ 55
1.6.3.6. Test charge limite de l’alimentation capteur.............................................................................................. 56
1.6.3.7. Test référence ............................................................................................................................................ 56
1.6.3.8. Test circuit complet ................................................................................................................................... 57
1.7. C ONCLUSION ET PERSPECTIVE ............................................................................................................... 58
2. CONVERTISSEUR ANALOGIQUE/NUMERIQUE POUR APPLICATION D’INTERFACE
NEURONALE ..................................................................................................................................................... 60
2.1. I NTRODUCTION AUX INTERFACES CERVEAU MACHINE ........................................................................... 61
2.2. A PPLICATION ET CAHIER DES CHARGES ................................................................................................. 62
2.3. L ES C ONVERTISSEURS ANALOGIQUES NUMERIQUES .............................................................................. 63
2.3.1. Caractéristiques d’un convertisseur : ........................................................................................... 63
2.3.2. Les différents ADC ........................................................................................................................ 66
2.3.2.1. Convertisseurs flash................................................................................................................................... 66
2.3.2.2. Convertisseurs Demi-flash......................................................................................................................... 66