Architecture du processeur Interfaces et accès mémoire

ASP
ASP
Architecture du processeur
Interfaces et accès mémoire
Michel Starkier
10/09/2008 Architecture des systèmes à processeur / MSR 1
Michel
Starkier
Architectures mémoire
architecture de Harvard architecture de von Neumann
éi
mémoire
d'instruction mémoire de données
m
é
mo
i
re
instructions et
données
imA imD dmA dmD AD
processeur processeur
10/09/2008 Architecture des systèmes à processeur / MSR 2

Cours ASP
MODES D’ADRESSAGE
Cours
ASP
10/09/2008 Architecture des systèmes à processeur / MSR 3
Modes d’adressage
It ti
déd()
I
ns
t
ruc
ti
on => opco
d
e + op
é
ran
d
e
(
s
)
opcode opérande opérande opérande
Adressage immédiat : => valeur de l’opérande
opcode opérande
add #8
10/09/2008 Architecture des systèmes à processeur / MSR 4

Modes d’adressage
Direct
Direct
bl
it
a
b
so
l
upar reg
i
s
t
re
opcode registreopcode adresse
opérandeopérande
registresmémoire
10/09/2008 Architecture des systèmes à processeur / MSR 5
Modes d’adressage
Indirect
Indirect
opcode registre
opcode
adresse
adresse
opcode
adresse
opérande
adresse
it
adresse re
gi
s
t
res
opérande mémoire
10/09/2008 Architecture des systèmes à processeur / MSR 6
mémoire

Modes d’adressage
Relatif
opcode offsetregistre
Relatif
opérande
+
adresse
opcode offset
mémoire
registres
opérande
PC +
7
mémoire
10/09/2008 Architecture des systèmes à processeur / MSR
Modes d’adressage
Auto-incrémenté
pré-incrémentation / pré-décrémentation
opcode registre
r
eg
i
st
r
es
taille de l'opérande
adresse
registres
addition ou
opérande
addition
ou
soustraction mémoire
10/09/2008 8

Modes d’adressage
Auto-incrémenté
post-incrémentation / post-décrémentation
opcode
registre
opcode
registre
registres
opérandeadresse
mémoire
addition ou
soustraction
taille de l'opérande
soustraction
10/09/2008 Architecture des systèmes à processeur / MSR 9
Pile (stack)
Pile => zone mémoire réservée
Registre dédié => stack pointer
Pointe sur le bas de la pile à l’initialisation
registres
0xFFFFFFFF
0xFFFFF008
stack pointer 0xFFFFF000
0xFFFFFFFF
pile
+
+
+
taille mot
0 00000000
10/09/2008 Architecture des systèmes à processeur / MSR 10
mémoire
0
x
00000000