Perfectionnement aux comparateurs avec circuit de verrouillage et

Europâisches Patentamt
European Patent Office
@
Numéro de publication:
Office européen des brevets
DEMANDE
i2
®
DE BREVET
Numéro de dépôt: 85400785.3
0 161
A1
™
'
9 7 3
EUROPEEN
@ Int. Cl.4: H 03 K 3/288, H 03 M 1 / 3 6
(22) Date de dépôt: 19.04.85
(§) Priorite: 19.04.84 FR 8406216
@ Demandeur: THOMSON-CSF, 173, Boulevard
Haussmann, F-75379 Paris Cedex 08 (FR)
(43) Date de publication de lademande: 21.11.85
Rniiotin
Rt;/47
Buneun ao/tt
@ Inventeur: Mourey, Michel, THOMSON-CSF
SCP1 173, Bid Haussmann, F-75379 Paris Cedex 08 (FR)
Inventeur: van Zanten, Francois, THOMSON-CSF
scpj ^ B]d Haussmanr) p-75379 Paris Cedex 08 (FR)
@ Etats contractants designes : DEFRGBITNL
@ Mandataire : Ruellan-Lemonnier, Brigitte et al,
THOMSON-CSF SCP1 173, boulevard Haussmann,
F-75379 Paris Cedex 08 (FR)
@ Perfectionnement aux comparateurs avec circuit de verrouillage et convertisseur analogique numérique utilisant de tels
comparateurs.
La présente invention concerne un perfectionnement
aux comparateurs avec circuit de verrouillage.
Un tel comparateur avec circuit de verrouillage réalisé
en technologie bipolaire et comportant au moins un circuit
de comparaison (1) et un circuit de verrouillage (2) constitué
par au moins deux transistors (T4, T5) montés en bascule
bistable à rebouclage direct dont chacune des sorties est
reliée à une résistance de charge (R,) et à un transistor de
liaison (T6, T,) comporte de plus un circuit antisaturation (T8,
T9) monté en parallèle sur chaque ensemble résistance de
charge-transistor de liaison, et un circuit de polarisation (3)
fournissant entre la base du transistor de liaison (T6, T7) et le
circuit antisaturation (T8, T.) correspondant une différence
de potentiel évitant la saturation des transistors (T4, T5) montés en bascule bistable.
L'invention s'applique plus particulièrement aux convertisseurs analogiques-numériques rapides.
La présente invention concerne
de verrouillage
à comparer
destinés
tension de r é f é r e n c e
les c o m p a r a t e u r s
une tension
et plus p a r t i c u l i è r e m e n t
avec c i r c u i t
à une
analogique
un p e r f e c t i o n n e m e n t
au circuit de v e r r o u i l l a g e .
La
présente
invention
à circuit
comparateurs
de
aussi
concerne
à un
verrouillage
de
l'application
convertisseur
ces
ana-
logique-numérique rapide à s t r u c t u r e p a r a l l è l e .
à un t e l
On décrira donc la présente invention en se r é f é r a n t
convertisseur.
manière
De
numérique rapide
connue,
de n bits comporte
un c o n v e r t i s s e u r a n a l o g i q u e 2n-1 c o m p a r a t e u r s de t e n s i o n
définissant les 2n niveaux é l é m e n t a i r e s
par lesquels est quantifié le
signal analogique d ' e n t r é e .
On a r e p r é s e n t é
comparateur
de l'art
sur la figure
antérieur
1 un mode
réalisé
de réalisation
en technologie
d'un
bipolaire
et
utilisé, par exemple, dans un c o n v e r t i s s e u r a n a l o g i q u e - n u m é r i q u e d e
n bits, c o m p a r a t e u r auquel s'applique la présente i n v e n t i o n .
Ce c o m p a r a t e u r est constitué p r i n c i p a l e m e n t par un circuit d e
comparaison
1 formé
des
transistors
T0
et
montés
T1
en
étage
d i f f é r e n t i e l et par un circuit de verrouillage 2 formé des t r a n s i s t o r s
T4 et T5 montés en bascule bistable à rebouclage direct. De m a n i è r e
T4 et T5 sont des transistors
plus spécifique, les t r a n s i s t o r s
émetteurs.
L'un des é m e t t e u r s de chaque transistor
respectivement
teurs
sont
tivement
au collecteur
reliés
ensemble
la tension
des transistors
et
analogique
dont
les
T4, T5 est r e l i é
To, Tl dont les é m e t -
bases
à comparer
à deux
reçoivent
respec-
et la tension
de r é f é -
rence, comme cela sera expliqué de manière plus détaillée c i - a p r è s .
Les deux autres é m e t t e u r s des t r a n s i s t o r s T4, T5 sont r e l i é s
ensemble. De plus, la base de chaque t r a n s i s t o r T4, T5 est c o n n e c t é e
r e s p e c t i v e m e n t au c o l l e c t e u r de l'autre transistor T5, T4 de m a n i è r e
à former la bascule bistable. Le courant disponible pour les paires d e
t r a n s i s t o r s T0, Ti et T4, T5 est fourni par la source de courant I e t
est aiguillé vers l'une ou l'autre paire par l ' i n t e r m é d i a i r e d'un c i r c u i t
constitué
de c o m m u t a t i o n
leurs
émetteurs
des deux transistors
de manière
à former
T2, T3 couplés
différentiel.
un étage
par
Pour
réaliser l'aiguillage du courant vers l'une ou l'autre paire de t r a n s i s tors T0, T1 et T4, T5, les t r a n s i s t o r s T2, T3 reçoivent sur leur b a s e
une tension
de c o m m a n d e
ST dont le signe s'inverse. D'autre p a r t ,
pour obtenir une p e t i t e quantité d'hystérésis d é t e r m i n é e de m a n i è r e
à minimiser l'erreur i n t r o d u i t e par les oscillations à bas niveau et l e
une résolution
en donnant
bruit, tout
satisfaisante,
une source
de
c o u r a n t J est c o n n e c t é e aux é m e t t e u r s des transistors T4, T5.
Ainsi, le circuit de comparaison lorsqu'il est utilisé dans un
c o n v e r t i s s e u r a n a l o g i q u e - n u m é r i q u e de n bits reçoit d'une part sur la
T0 le signal analogique à convertir en une v a l e u r
numérique binaire de n bits et d'autre part, sur la base du t r a n s i s t o r
base du transistor
T1,
tension
une
de
référence
qui
est
une
exprimée
fraction,
en
multiples de 1/2n, d'une tension de r é f é r e n c e générale. La tension d e
référence
est
dans
établie,
l'aide d'un pont diviseur
résistances
tension
en
série,
de r é f é r e n c e
de
le
de réalisation
mode
résistif
de grande
valeur
commune
globale.
Une
prise
à
représenté,
précision,
formé
de 2
RO et alimenté par la
i n t e r m é d i a i r e est p r é v u e
e n t r e deux r é s i s t a n c e s RO en fonction du rang du c o m p a r a t e u r d a n s
le c o n v e r t i s s e u r . C e t t e prise est reliée à la base du transistor T1
pour lui amener une tension de r é f é r e n c e c o r r e s p o n d a n t e qui est u n e
f r a c t i o n , multiple de 1/2n, de la tension de r é f é r e n c e g l o b a l e .
Les sorties
T4,
de la bascule
T5 fournissent
aux bornes
bistable
des
formée
résistances
par les t r a n s i s t o r s
de
charge
R1,
un
niveau logique binaire indiquant si le signal analogique est s u p é r i e u r
ou inférieur à la tension de r é f é r e n c e .
Les sorties de la bascule bistable
médiaire
de t r a n s i s t o r s
T6, T7 montés
sont appliquées par l ' i n t e r en portes
logiques
vers
un
circuit logique d'encodage de. type connu qui n'a pas été r e p r é s e n t é
sur la figure 1 et qui fournit un mot de n bits r e p r é s e n t a t i f
du signal
analogique.
Pour réaliser un c o n v e r t i s s e u r a n a l o g i q u e - n u m é r i q u e de n b i t s ,
on associe en parallèle 2n-1 c o m p a r a t e u r s du type c i - d e s s u s .
réalisés avec ce type de c o m p a r a t e u r s s o n t
Les convertisseurs
des convertisseurs
grande
une faible c o n s o m m a t i o n
vitesse
qui p r é s e n t e n t
J'avantage
d'avoir
et de pouvoir être réalisés sous forme de
circuits intégrés sur une surface r é l a t i v e m e n t f a i b l e .
En effet, lorsque le circuit de verrouillage est constitué par u n e
bascule
bistable,
économie
de
nécessaire
comme
courant
pour
sur la figure
représenté
seule
puisque
commander
la
deux
les
source
circuits
1, on réalise
de
du
courant
une
I est
comparateur.
Toutefois, il est alors nécessaire de controler très soigneusement la
chute de tension dans les r é s i s t a n c e s de charge R 1 .
Si R1 est trop élevée, il y a s a t u r a t i o n des t r a n s i s t o r s T4 ou T5
et si R1 est trop faible, on obtient un taux de réaction i n s u f f i s a n t
pour mémoriser un faible déséquilibre de courant c o r r e s p o n d a n t à un
faible écart de tensions d ' e n t r é e .
D'autre
de variation
part, la possibilité
de tension a d m i s s i b l e
avant saturation est réduite par le c o m p o r t e m e n t
jonctions
base-émetteur
T6 et T7. En effet,
par exemple le transistor
l'un des transistors,
bloqué, l ' é m e t t e u r
des transistors
logarithmique
des
quand
T4, de la bascule e s t
de T6 est parcouru par le courant de base de T5
alors que l ' é m e t t e u r de T7 est parcouru par le courant collecteur de
T5 d'où une différence de tension de
où : kT
représente
le potentiel
thermodynamique
et β
le gain en
courant des t r a n s i s t o r s .
Cette
différence
de tension doit être déduite de la d y n a m i q u e
sur le circuit de v e r r o u i l l a g e .
En conséquence,
on c o n s t a t e
que la dynamique
peut dépasser environ 350 mV à la t e m p é r a t u r e
admissible
ambiante
ne
et e n c o r e
moins aux t e m p é r a t u r e s plus élevées si l'on veut éviter la s a t u r a t i o n .
En f a i t , i l
n'est
pas
possible,
avec
les
circuits
de verrouillage
à
direct
rebouclage
réaction
de l'art
suffisamment
fort
à la fois
d'avoir
antérieur,
un taux d e
suffisamment
et une dynamique
faible
pour éviter la s a t u r a t i o n quelle que soit la t e m p é r a t u r e .
La
invention
présente
donc
a
but
pour
remédier
de
aux
à circuit de v e r r o u i l -
inconvénients ci-dessus dans les c o m p a r a t e u r s
lage à rebouclage d i r e c t .
En c o n s é q u e n c e , la présente invention a pour objet un c o m p a -
bascule
reliée
constitué
caractérisé
monté
par
résistance
en ce qu'il
parallèle
en
bipolaire
direct
en
chacune
des sorties
est
à un transistor
et
charge
de plus un circuit
comporte
sur
dont
montés
transistors
antisaturation
résistance
ensemble
chaque
de l i a i s o n ,
de
charge-
de liaison, et un circuit de polarisation fournissant e n t r e
transistor
la base du transistor
de liaison et le circuit
une d i f f é r e n c e
pondant
de
deux
moins
au
à rebouclage
bistable
à une
en technologie
au moins un circuit de c o m p a r a i s o n et un circuit d e
et c o m p o r t a n t
verrouillage
réalisé
de verrouillage
rateur avec circuit
antisaturation
corres-
évitant la saturation des t r a n -
de potentiel
sistors montés en bascule b i s t a b l e .
un mode de réalisation
Selon
le circuit
préférentiel,
antisa-
turation est c o n s t i t u é par un transistor bipolaire dont le c o l l e c t e u r
est relié au c o l l e c t e u r du transistor de liaison, la base au circuit d e
polarisation et l ' é m e t t e u r à une des sorties de la b a s c u l e .
D'autre
préférence,
par
conductrice
du
ration
auquel
saturation
le
part,
et
un
circuit
circuit
est
circuit
de
de
le
simulation
formant
constitué,
la
reproduisant
muni
la différence
transistor
est
polarisation
verrouillage
appliquée
dont
de
du
circuit
de potentiel
la
moitié
de
partie
antisatuévitant
la
de la b a s c u l e
bistable est polarisé, à travers un transistor i n t e r m é d i a i r e i d e n t i q u e ,
par
une souce
polarisant
courant
de courant
le circuit
de valeur
de verrouillage
base du transistor
égale
à la source
du c o m p a r a t e u r .
de c o u r a n t
De plus,
le
formant la moitié de la bascule b i s t a b l e
choisi pour m a i n t e n i r ledit transistor juste en début de s a t u r a t i o n ou
hors
saturation
courant,
est
au courant
comparé,
de base
après
passage
de ce transistor
dans
un
miroir
intermédiaire,
de
toute
différence de courant créant une variation de tension envoyée sur un
différentiel
étage
évitant
la
donnant
saturation
sortie
en
pour
différence
la
rééquilibrer
le
de
potentiel
de
courant
base
du
transistor formant la moitié de la bascule b i s t a b l e .
D'autres c a r a c t é r i s t i q u e s et a v a n t a g e s de la présente i n v e n t i o n
apparaîtront
à la lecture de la description d'un mode de r é a l i s a t i o n
préférentiel
faite
avec
référence
1, déjà
décrite,
aux
ci-annexés
dessins
dans
lesquels :
- la
figure
est
schéma
un
d'un
électrique
c o m p a r a t e u r de l'art a n t é r i e u r , e t
tisseur
un schéma
2 est
- la figure
analogique-numérique
électrique
partiel
des
comprenant
d'un c o n v e r et
comparateurs
un
circuit de polarisation conformes a la p r é s e n t e i n v e n t i o n .
Sur les d i f f é r e n t e s figures, les mêmes r é f é r e n c e s désignent l e s
mêmes é l é m e n t s .
Sur la figure
2, on a r e p r é s e n t é
d'un convertisseur
rateur
parallèle.
L'étage
notamment
analogique-numérique
comparateur
représenté
un étage c o m p a -
rapide
à structure
un circuit
comporte
de
comparaison 1 et un circuit de verrouillage 2 identiques aux c i r c u i t s
de comparaison et de verrouillage du c o m p a r a t e u r de la figure 1. En
conséquence, ces circuits ne seront pas r e d é c r i t s .
D'autre
réalisation
de
comparateur.
on a r e p r é s e n t é
part,
la
partie
En fait,
codage
puisque
qui
les
2, un mode
la figure
sur
être
peut
différents
associée
étages
avec
de
le
comparateurs
sont montés en parallèle, les transistors de liaison T6, T 7 montés e n
porte logique sont des transistors à deux é m e t t e u r s , l'un d e s
é m e t t e u r s étant connecté r e s p e c t i v e m e n t
bistable
et l'autre
parateur p r é c é d e n t
rateur
suivant
pour
émetteur
étant
connecté
à une sortie
du c o m -
T6 et à une sortie du c o m p a -
pour le transistor
le transistor
à une sortie de la b a s c u l e
T7.
Ces
connexions
sont
repré-
sentées par des tirets sur la figure 2. Les c o l l e c t e u r s des t r a n s i s t o r s
T-6 et T7 sont reliés r e s p e c t i v e m e n t
Vcc par l ' i n t e r m é d i a i r e
des transistors
à une source de tension p o s i t i v e
d'une résistance
de charge
R2 et à la b a s e
de sortie T10 et T11 montés en c o l l e c t e u r
commun.
T10 et T11 sont des transistors à é m e t t e u r s m u l tiples. Les é m e t t e u r s sont reliés à n lignes de sortie c o r r e s p o n d a n t
Les t r a n s i s t o r s
aux bits quantifiés du mot de donnée que r e p r é s e n t e
T10 et T 1 1 .
Conformément
ration
monté
est
à la présente
en parallèle
un circuit
invention,
sur
ensemble
chaque
les t r a n s i s t o r s
antisatu-
résistance
de
c h a r g e - t r a n s i s t o r de liaison. Selon le mode de réalisation r e p r é s e n t é
à
la
figure
2,
ce
circuit
antisaturation
est
constitué
par
un
t r a n s i s t o r bipolaire T8, T9 r e s p e c t i v e m e n t à deux é m e t t e u r s qui s e r t
à c o n t r o l e r le potentiel bas sur les collecteurs de T4, T5 r e s p e c t i v e m e n t et ainsi à les maintenir en dehors de la zone de s a t u r a t i o n .
De
manière
le
collecteur
du
T8 e s t
c o n n e c t é au c o l l e c t e u r du transistor T6, un de ses é m e t t e u r s é t a n t
c o n n e c t é au c o l l e c t e u r du transistor T4 et l'autre é m e t t e u r é t a n t
connecté
spécifique,
plus
à une
du
sortie
transistor
précédent.
comparateur
De
même,
le
c o l l e c t e u r du transistor T9 est c o n n e c t é au collecteur du t r a n s i s t o r
T7, un de ses é m e t t e u r s étant connecté au c o l l e c t e u r du t r a n s i s t o r
étant connecté à une sortie du c o m p a r a t e u r
T5 et l'autre é m e t t e u r
suivant. Une différence de potentiel VA - VB p e r m e t t a n t d'éviter la
s a t u r a t i o n des transistors T4 ou T5, comme cela sera expliqué c i après, est appliquée entre les bases reliées ensemble des t r a n s i s t o r s
reliées
T6 et T7 et les bases
Cette
différence
polarisation
de potentiel
3 qui,
dans
le
ensemble
des
est obtenue
mode
de
transistors
T8 et
T9.
en sortie d'un circuit de
réalisation
représenté,
est
commun à tous les c o m p a r a t e u r s .
Le
palement
circuit
de
un circuit
verrouillage.
polarisation
simulant
Le circuit
3 représenté
la partie
de simulation
comporte
conductrice
est constitué
princi-
du circuit
de
des t r a n s i s t o r s
T'4, T'6, T'4, T18 qui sont r i g o u r e u s e m e n t identiques aux t r a n s i s t o r s
T4, T6, T77 T8 et connectés de la même manière pour obtenir c e t t e
partie
conductrice.
La
partie
comportant
des
transistors
bloqués
n ' i n t e r v i e n t pas dans le f o n c t i o n n e m e n t et n'est donc pas r e p r o d u i t e .
Le circuit de simulation est chargé par les deux r é s i s t a n c e s R 3
qui sont égales à ε R1 a v e c f # 1 e t > 1. D'autre part, le circuit de
est connecté
simulation
par l ' i n t e r m é d i a i r e
du transistor T12 i d e n -
tique au transistor T4 à la source de courant I + J qui est e l l e - m ê m e
égale
de courant
aux sources
I et J polarisant
les étages
compa-
et
reliées
rateurs.
D'autre
et la base
ensemble
aux
points
assurent
les
part,
A et
une
bases
des
du transistor
B par
de
T'6
reliées
T'8 sont
J'intermédiaire
translation
simple
transistors
respectivement
diodes
des
En
niveau.
T'7
D2 et
qui
Dl
la
conséquence,
tension VA - VB appliquée entre les bases des transistors
les bases des transistors
T6, T7 e t
entre les b a s e s
T8, T9 est aussi appliquée
des transistors T'6 et T'7 et la base du transistor T'8.
De plus le collecteur de T'7 est relié à un miroir de courant M
dont la sortie est c o n n e c t é e
à la base du transistor
T12. Ce m i r o i r
de courant est constitué de manière connue par des transistors P N P
13, 14, 15 lorsque
les autres
transistors
des transistors
sont
NPN
comme dans le mode de réalisation r e p r é s e n t é .
De manière plus spécifique, la base du transistor T14 est r e l i é e
au collecteur du transistor T13 lui-même relié au collecteur de T'7.
L ' é m e t t e u r de T14 est connecté au c o l l e c t e u r de T15. De plus l e
collecteur de T14 est relié à la base de T12 et l ' é m e t t e u r de T13 e s t
relié par l ' i n t e r m é d i a i r e d'une r é s i s t a n c e de charge R4 à la t e n s i o n
de polarisation Vcc.
D'autre
part,
la
base
de
T13
est
à la
reliée
base
et
au
collecteur de T15 dont l ' é m e t t e u r est relié par l ' i n t e r m é d i a i r e d ' u n e
résistance de charge R5 à la tension de polarisation VCC. Le gain k
du miroir de courant est choisi inférieur à 1, comme cela s e r a
expliqué
ci-après.
Pour
s'affranchir
des
écarts
sur
les
en
gains
courant et l'imprecision du miroir, on prend de p r é f é r e n c e k = 1/2.
D'autre
étage
part,
différentiel
l'émetteur
de T12
relié
est
constitué par les t r a n s i s t o r s
à une entrée
d'un
T16 et T17 c o u p l é s
par leurs é m e t t e u r s et a l i m e n t é s par la source de courant I2. L ' a u t r e
entrée de l'étage d i f f é r e n t i e l , à savoir la base de T16, est reliée à la
masse. De plus, des r é s i s t a n c e s
en série avec
les é m e t t e u r s
de contre
réaction
des transistors
R8 sont p r é v u e s
de l'étage d i f f é r e n t i e l
pour assurer la stabilité du circuit de p o l a r i s a t i o n .
Chaque sortie de l'étage
à savoir les c o l l e c t e u r s
différentiel,
T17, est reliée r e s p e c t i v e m e n t à la tension VCC p a r
l ' i n t e r m é d i a i r e d'une résistance de charge R9 et à la base d'un des
de
T16 et
t r a n s i s t o r s T18, T19 dont les collecteurs sont reliés à la tension VCC
et dont les é m e t t e u r s sont connectés r e s p e c t i v e m e n t aux points B et A.
De plus, des sources de courant
I1 polarisent
les t r a n s i s t o r s
T18, T19 et les diodes D1 et D2 avec
des courants
déterminés
et
égaux pour qu'il n'y ait pas d'écart dans les chutes de t e n s i o n .
D'autre
polarisation
la mise en marche
part, pour faciliter
éviter
et
un
de
de l ' e n s e m b l e ,
intempestif
verrouillage
une diode D3 est c o n n e c t é e
du circuit
entre la masse et la base du t r a n s i s t o r
T12. C e t t e diode D3 est bloquée en f o n c t i o n n e m e n t normal. De p l u s ,
une c a p a c i t é C est aussi prévue entre la base du transistor T12 et la
masse pour fixer le pôle dominant du circuit de p o l a r i s a t i o n .
On expliquera
maintenant
de manière
plus détaillée
le f o n c -
t i o n n e m e n t des circuits décrits c i - d e s s u s .
Pour engendrer une d i f f é r e n c e de potentiel VA - VB s u f f i s a n t e
pour éviter la s a t u r a t i o n des transistors T4 ou T5 des circuits d e
de base juste s u f f i s a n t
verrouillage, on choisit pour T'4 un courant
pour que T'4 entre en s a t u r a t i o n et on e f f e c t u e
la comparaison d e s
courants de base des transistors identiques T'4 et T
12.
En fait, avec le circuit décrit ci-dessus, les transistors T'4 e t
T12 sont parcourus par le même courant I + J (on suppose que le g a i n
en courant en base c o m m u n e @ #
1).
Le courant de base de T12 est donc 1 + J
avec 5
le gain e n
courant de T 1 2 .
D'autre
le
courant
de
base
de
T'4 est
i n t e r m é d i a i r e de T'7 dans le miroir M de gain k <1.
part,
recopié
par
Si les deux courants de base ne sont pas dans le rapport k , il y
a variation de la tension au point C. Cette variation est t r a n s m i s e
sur
la
tension
base
de
T17, par
différentielle
aux
l'intermédiaire
bornes
des
de
T12,
résistances
ce
R9
qui
crée
par
une
l'inter-
T16, T17, I2. C e t t e tension d i f f é rentielle est recopiée par les transistors à é m e t t e u r s suiveurs T18,
T19 et modifie la différence de potentiel VB - VA qui polarise l e s
médiaire
de l'étage
différentiel
2n-1 circuits de v e r r o u i l l a g e .
Ainsi, un courant de base de T'4 trop élevé, à savoir un c o u r a n t
de base m e t t a n t T'4 en s a t u r a t i o n , fait croître le potentiel en C. Il
en résulte
une décroissance
du potentiel
de A et une croissance
du
T'8 fournit alors du courant a u
de T'4 qui devient non saturé. Le courant de base de T'4
de
potentiel
collecteur
B.
Le
transistor
diminue alors, ce qui rétablit l ' é q u i l i b r e .
Cet équilibre s'établit à un niveau d é t e r m i n é par le gain k du
miroir M. En effet, le degré de saturation de T'4 est tel q u e
On pourrait donc prendre k tout juste inférieur à 1. T o u t e f o i s ,
comme mentionné ci-dessus, on choisit de p r é f é r e n c e k = 1/2
Ainsi le degré de saturation de T'4 est tel q u e
c'est-à-dire
courant
que le courant
à deux fois le
de T'4 est égal
non saturé, à savoir
de base
de base d'un transistor
T12, p a r c o u r u
par le même courant, ce qui correspond à une légère saturation pour
T'4.
T4 et T5 des circuits d e
négligeable, les r é s i s t a n c e s
D'autre part, pour que les transistors
verrouillage
ne stockent
R3 sont l é g è r e m e n t
mentionné.
Ainsi
avec
qu'une charge
supérieures
le circuit
aux
résistances
de polarisation
décrit
possible d'obtenir entre A et B une d i f f é r e n c e
qui
prend
dispersions
polarisation
les variations
en compte
possibles
affectant
est réalisé
avec des éléments i d e n t i q u e s .
de potentiel
substrat
puisque
déjà
comme
ci-dessus,
de t e m p é r a t u r e
la f a b r i c a t i o n
sur le même
R1,
il e s t
VA - VB
et toutes
les
le circuit
de
que le c o n v e r t i s s e u r
1. Un
circuit
avec
comparateur
(1) et un circuit
deux t r a n s i s t o r s
de verrouillage
(T4, T5) montés
réalisé
verrouillage
en
de c o m p a -
au moins un circuit
t e c h n o l o g i e bipolaire et c o m p o r t a n t
raison
de
(2) constitué
par au m o i n s
bistable à r e b o u c l a g e
en bascule
direct dont chacune des sorties est reliée à une résistance de c h a r g e
(R 1) et à un transistor
de
comporte
parallèle
sur
plus
un
chaque
(T6, T7), c a r a c t é r i s é
de liaison
circuit
ensemble
en ce qu'il
antisaturation
(T8,
monté
en
résistance
charge-transistor
de
de
T9)
liaison, et un circuit de polarisation (3) fournissant entre la base du
de liaison
transistor
correspondant
(T6, T7) et le circuit
une d i f f é r e n c e
antisaturation
de potentiel
(T8, T9)
évitant la saturation d e s
t r a n s i s t o r s (T4, T5) montés en bascule b i s t a b l e .
2.
Un
comparateur
revendication
constitué
relié
de
circuit
avec
1, c a r a c t é r i s é en ce que le circuit
antisaturation
la
est
bipolaire (T8, T9) dont le collecteur e s t
par un transistor
au collecteur
selon
verrouillage
du transistor
la base
de liaison,
au circuit
de
polarisation et l ' é m e t t e u r à une des sorties de la b a s c u l e .
3. Un c o m p a r a t e u r
quelconque
des
de verrouillage
circuit
avec
1 et
revendications
2, c a r a c t é r i s é
l'une
selon
en ce
que
le
circuit de polarisation (3) est constitué par un circuit de s i m u l a t i o n
verrouillage
différence
formant
muni du circuit
de potentiel
du circuit
de
auquel est appliquée
la
la partie conductrice
(T'4, T'8, T'6' T'7) r e p r o d u i s a n t
antisaturation
évitant
et dont
la saturation
la moitié de la bascule
bistable
est polarisé
le t r a n s i s t o r
à travers
un
t r a n s i s t o r i n t e r m é d i a i r e (T12) identique par une source de courant (I
+ J) de valeur égale à la source de courant polarisant le circuit d e
verrouillage
du
comparateur
t r a n s i s t o r (T'4) f o r m a n t
maintenir
ledit
et
en
ce
que
le
courant
base
du
la moitié de la bascule bistable choisi pour
transistor
juste
en
début
de
saturation
ou
hors
s a t u r a t i o n est comparé, après passage dans un miroir de courant (M)
au courant
rence
de base du t r a n s i s t o r
de courant
créant
intermédiaire
une variation
(T12), toute
de tension
envoyée
diffésur un
différentiel
étage
évitant
la
donnant
saturation
différence
en sortie ladite
le
rééquilibrer
pour
de p o t e n t i e l
du
base
de
courant
transistor (T'4) formant la moitié de la bascule b i s t a b l e .
4. Un
3 caractérisé
revendication
circuit
avec
comparateur
en ce
de
le
que
de
miroir
la
suivant
verrouillage
(M)
courant
présente un gain k inférieur à 1.
5.
Un
circuit
avec
comparateur
de
verrouillage
suivant
la
r e v e n d i c a t i o n 4 c a r a c t é r i s é en ce que le gain k est choisi égale à 1/2.
6. Un
circuit
avec
comparateur
de
verrouillage
revendications 3 à 5, c a r a c t é r i s é
quelconque des
amplificateur
est
T19)
(T18,
prévu
l'une
en ce qu'un é t a g e
sortie
chaque
sur
selon
de
J'étage
d i f f é r e n t i e l (T16, T17).
7. Un
circuit
avec
comparateur
des
résistances
de charges
(R3) du circuit
résistances
de charge
les
verrouillage
3 à 6 caractérisé
quelconque
ε fois
de
revendications
en
de simulation
du circuit
de
selon
ce
l'une
les
que
sont égales
à
verrouillage
avec
selon
l'une
en ce qu'il
com-
1.
ε≠1 et >
8. Un
des revendications
quelconque
circuit
avec
comparateur
de
verrouillage
3 à 7, c a r a c t é r i s é
porte une diode (D3) montée entre la masse et la base du t r a n s i s t o r
i n t e r m é d i a i r e (T12) pour éviter le blocage du circuit
de p o l a r i s a t i o n
(3) lors de la mise en m a r c h e .
9. Un
des revendications
quelconque
circuit
avec
comparateur
de
selon
l'une
en ce qu'il
com-
verrouillage
3 à 8, c a r a c t é r i s é
porte un c o n d e n s a t e u r (C1) monté entre masse et base du t r a n s i s t o r
intermédiaire
assurer
(T12) pour
la stabilité
du circuit
de p o l a r i -
de verrouillage
selon J'une
sation.
10. Un c o m p a r a t e u r
des revendications
quelconque
différentiel
réaction
(T16,
T17)
d'émetteur
circuit
avec
3 à 9, c a r a c t é r i s é
comporte
pour
assurer
des r é s i s t a n c e s
la stabilité
en ce que J ' é t a g e
(R8) de c o n t r e -
du circuit
de p o l a r i -
sation;
11.
étages
Un c o n v e r t i s s e u r
comparateurs
analogique-numérique
comprenant
chacun
au
comportant
moins
un
circuit
2n-1
de
c o m p a r a i s o n , un circuit de verrouillage constitué par au moins d e u x
transistors
chacune
montés
des sorties
transistor
en bascule
est reliée
un
circuit
quelconque
des
d'encodage,
à une résistance
direct
dont
de charge et à un
résistance de c h a r g e - t r a n s i s t o r
un
revendications
c o m p a r a t e u r s fournissant
circuit
de
polarisation
3 à` 10 commun
à tous
de liaison
selon
les
l'une
étages
entre la base des transistors de liaison e t
la base des transistors a n t i s a t u r a t i o n
de p o t e n t i e l évitant la s a t u r a t i o n
bistable.
à rebouclage
de liaison avec un circuit a n t i s a t u r a t i o n monté en p a r a l -
lèle sur chaque ensemble
et
bistable
c o r r e s p o n d a n t s une d i f f é r e n c e
des transistors
montés en b a s c u l e