
Calcul extrins`eque
Pr´e-Processing
Synth`ese 1
Synth`ese 2
cycles
FIG.5:S´
equencement des op´
erations d’un PCP
3.2 Impact sur la m´
emoire
Pour cette partie, on note le nombre de bits permet-
tant de coder les donn´ees ( pour le module et bit de signe).
Lors du calcul exact de chaque parit´e, il est n´ecessaire de sto-
cker informations extrins`eques qui sont cod´ees
sur bits. Cela donne au total bits `a
sauvegarder.
La simplification du calcul de parit´e apport´ee par l’algo-
rithme min permetde r´eduire la quantit´edem´emoireinterne
des processeurs de parit´e et c’est le bloc synth`ese de la figure
3 qui se charge de la d´ecompression. Avec cette simplification
, il sera n´ecessaire de stocker:
–r´esultats de l’´equation (9) soit bits.
–pointeurs sur ´el´ements de l’ensemble soit:
bits
–signes ainsi que le produit des signes (parit´e
), soit bits.
Le rapport entre la quantit´edem´emoire n´ecessaire pour stocker
les informations relatives aux informations extrins`eques dans
le cas de l’ algorithme min et dans le cas de l’algorithme
classique, pour une parit´e est donc de:
(10)
La figure 6illustre ce rapporten fonctionde et de .On
constatepar exempleque pouruneparit´e de poids
et dans le cas de l’algorithme min, la m´emoire n´ecessaire
au stockage des donn´ees relatives aux information extrins`eques
n’occupe que de la m´emoire qui serait n´ecessaire si l’on
utilisait l’algorithme classique.
Conclusion
Dans cet article, un nouvel algorithme sous-optimal, l’algo-
rithme min, a ´et´epr´esent´e. Il permet la simplification de
la mise `a jour des parit´es lors du d´ecodage it´eratif des codes
LDPC, sans d´egradation significative des performances de d´e-
codage.
Une architecture de processeur de parit´e utilisant cet algo-
rithme a ´et´e propos´ee. Elle permet une compression impor-
tante de la m´emoire n´ecessaire au stockage des informations
extrins`eques associ´ee `a chaque entr´ee non nulle de la matrice
de parit´e du code.
L’utilisation d’un tel processeur de parit´e dans une architec-
ture utilisant des bancs m´emoires permet un parall`elisme plus
10 20 30 4
0
0.2
0.4
0.6
0.8
1
|N(m)|
Memory reduction factor
λ = 4
λ = 3
λ = 2
BP−Based
FIG.6:Gain m´
emoire obtenu en passant de l’algorithme BP `
a
l’algorithme min, avec .
important qu’avec un processeur de parit´e classique; c’est-`a-
dire que pour un mˆeme nombre de blocs m´emoires, le nombre
de parit´es trait´ees simultan´ement est plus important. Cette as-
sociation permet ´egalement un d´ecodage des codes r´eguliers
et irr´eguliers, sans trop contraindre leur matrice de parit´e. Une
telle architecture de d´ecodeur est en cours de d´eveloppement
dans notre laboratoire.
R´
ef´
erences
[1] G. Battail and A. H.M. El-Sherbini. Coding for radiochan-
nels. Annales des T´
el´
ecommunications, 37:75–96, 1982.
[2] E. Boutillon, J. Castura, and F.R. Kschichang. Decoder-
first code design. In Proceedings of the 2nd Internatio-
nal Symposium on Turbo Codes and Related Topics, pages
459–462, Brest, France, 2000.
[3] J. Chen and M.P.C. Fossorier. Near optimum universal
belief propagation based decoding of low-density parity-
check codes. Transactions on Communications, 50:406–
414, March 2002.
[4] J. Chen and M.P.C. Fossorier. Density evolution for two
improved bp-based decoding algorithms of ldpc codes.
IEEE Communication Letters, 6:208–210, May 2002.
[5] M.P.C. Fossorier, M. Mihaljevi´c, and I. Imai. Reduced
complexity iterative decoding of low-density parity-check
codes based on belief propagation. Transactions on Com-
munications, 47:673–680, May 1999.
[6] R.G. Gallager. Low-Density Parity-Check Codes. PhD the-
sis, MIT, 1963.
[7] D.J.C MacKay and R.M. Neal. Near shannon limit per-
formance of low-density parity-check codes. Electronic
Letter, 32:1645–1646, 1996.
[8] R. Urbanke. Ldpcopt. Available at
http://lthcwww.epfl.ch/research/ldpcopt/.
[9] T. Zhang and K.K. Parhi. Vlsi implementation-oriented
(3,k)-regular low-density parity-check codes. In Worshop
on Signal Processing Systems 2001, SIPS, Sept. 2001.