Intégration PSOC 06/02/2014
PAGE 1 PETITPA
Intégration d’un processeur spécialisé et de la logique
Programmable au sein d’un FPGA
1) Problématique et objectifs
L’objectif de cette séance est d’intégrer un processeur spécialisé (PS) avec la logique programmable (PL) sur
un FPGA. Le processeur spécialisé sur le Kit ATLYS SPARTAN 6 est baptisé Microblaze (voir cours sur les
SOPC) et reste façonnable. On donne le symbole ci-dessous du PS (le system top). La suite logicielle software
development kit SDK nous permettra de développer la partie software du PS. La partie PL ne sera pas
modélisée en VHDL, on utilisera des IPCORE pré-câblés comme le clocking wizard et l’IPCORE counter.
L’IPCORE counter sera simplement un compteur de 2 bits avec une horloge CLK et un reset synchrone sclr. Le
FPGA sera connecté à 2 LEDS qui seront l’image binaire des sorties du compteur LED0 et LED1 du kit.
L’interrupteur SW1 permettra de générer le signal d’horloge. Sw0 actif au ‘0’ logique nous permettra de
réinitialiser le compteur via la broche sclr.
Intégration PSOC 06/02/2014
PAGE 2 PETITPA
2) Méthodologie
La méthodologie est la suivante :
XPS
Xilinx platform
studio
ISE
Integrated system
editor
SDK software
development
kit
Définir la plateforme du
système microprogrammé
CPU microblaze
- Créez notre schematic sous
ISE afin dintégrer notre CPU
des blocs de fonction
numérique écrite en VHDL et
des IPCORE propriétaires le
tout synthétisé sur un FPGA
-Simulez avec lsim le
comportement du système
- Programmez avec impact
la partie matérielle du FPGA
Développez en langage C
notre programme pour le cpu
microblaze et programmez la
partie logicielle FPGA
On aura besoin de créer un répertoire projet et trois sous-répertoires pour nos 3 étapes :
ISE pour l’intégration RTL VHDL
XPS pour la création et la configuration du processeur spécialisé PS
SDK pour le développement logiciel du SOPC
Intégration PSOC 06/02/2014
PAGE 3 PETITPA
3) Partie 1 :définir et configurer le processeur spécialisé
Lancez le logiciel XPS
On définit par la suite un board support package (BSB) qui sera fonction de l’architecture matérielle du FPGA
et du kit ATLYS
La Prise en compte matériel du board support package de la carte ATLYS XILINX DIGILENT
Intégration PSOC 06/02/2014
PAGE 4 PETITPA
La configuration du PS et les IPCORE intégrables du BSP s’effectue sur la fenêtre suivante :
Intégration PSOC 06/02/2014
PAGE 5 PETITPA
Cliquez sur next
On peut intégrer dans le PS, des IPCORE compatibles avec le CPU microblaze. La fenêtre de droite nous donne
tous les IPCORE qui constituent l’architecture actuelle du PS
Dans notre application on va Intégrer dans le PS, l’IPCORE gpio afin de piloter notre compteur et de récupérer
des consignes sur SW0 et SW1.
On reliera par la suite le processeur spécialisé via le GPIO à l’IPCORE compteur et aux interrupteurs SW0 et
SW1 comme ceci est indiqué dans la figure suivante :
1 / 34 100%
La catégorie de ce document est-elle correcte?
Merci pour votre participation!

Faire une suggestion

Avez-vous trouvé des erreurs dans linterface ou les textes ? Ou savez-vous comment améliorer linterface utilisateur de StudyLib ? Nhésitez pas à envoyer vos suggestions. Cest très important pour nous !