Intégration PSOC 06/02/2014
PAGE 1 PETITPA
Intégration d’un processeur spécialisé et de la logique
Programmable au sein d’un FPGA
1) Problématique et objectifs
L’objectif de cette séance est d’intégrer un processeur spécialisé (PS) avec la logique programmable (PL) sur
un FPGA. Le processeur spécialisé sur le Kit ATLYS SPARTAN 6 est baptisé Microblaze (voir cours sur les
SOPC) et reste façonnable. On donne le symbole ci-dessous du PS (le system top). La suite logicielle software
development kit SDK nous permettra de développer la partie software du PS. La partie PL ne sera pas
modélisée en VHDL, on utilisera des IPCORE pré-câblés comme le clocking wizard et l’IPCORE counter.
L’IPCORE counter sera simplement un compteur de 2 bits avec une horloge CLK et un reset synchrone sclr. Le
FPGA sera connecté à 2 LEDS qui seront l’image binaire des sorties du compteur LED0 et LED1 du kit.
L’interrupteur SW1 permettra de générer le signal d’horloge. Sw0 actif au ‘0’ logique nous permettra de
réinitialiser le compteur via la broche sclr.