Procédé de commande de l`affectation de ressources dans un

JEuropâisches
Patentamt
European Patent Office @ Numéro de publication: 0029131
Office européen des brevets ^ ^
DEMANDE DE BREVET EUROPEEN
Numéro de dépôt: 80106474.2 ® Int. Cl.3: G 06 F 13/00
Date de dépôt: 23.10.80
@) Priorite: 19.11.79 US 95840 @ Demandeur: International Business Machines
Corporation, Armonk, N.Y. 10504 (US)
@ Inventeur: Hays, Daniel O'Connor, Jr., 1704 Bellmead St.,
Raleigh, NC 27607 (US)
/S3\ n„,„j„ „,,hn,.,«™ A* i. ^i=m,r,H= -37 ne a-i Inventeur: Maholick, Andrew Walter, 1506 Baker Rd.,
® = » « g^j!, demande . 27.05.81 Raleigh, NC 27607 (US)
Bulletin 81/21 Inventeur: Mize, William Nathaniel, 802 Brookgreen Dr.,
Cary, NC 27511 (US)
(74) Mandataire: Bonneau, Gerard, COMPAGNIE IBM
FRANCE D6partement de Proprl6t6 Industrlelle,
@ Etats contractants designes : DE FR GB IT F-0661 0 La Gaude (FR)
Procédé de commande de l'affectation de ressources dans un système comportant plusieurs processeurs à
fonctionnement simultané.
co
CM
o
a
ui
Procédé de commande de l'affectation sans conflit
d'une ressource commune, par exemple une zone de mé-
moire (3), entre au moins deux processeurs (1, 2) d'un
système de traitement de données, dans lequel une horloge
(4) fournit des impulsions d'horloge comportant deux
phases complémentaires.
Le procédé consiste à:
- tester un indicateur de disponibilité de la ressource
commune
- positionner dans cet indicateur un code identifiant le
processeur réquérant
- attendre au moins un cycle supplémentaire
- tester de nouveau l'indicateur pour ne permettre l'accès
à la ressource que si le code processeur est toujours le
même
- repositionner à zéro l'indicateur lors du relâchement de
la ressource.

Domaine technique
La présente invention concerne les systèmes de traitement
de données comportant plusieurs processeurs qui fonctionnent
simultanément en utilisant des cycles d'horloge à phases
complémentaires, et concerne plus particulièrement un pro-
cédé de commande de l'affectation de ressources dans un
système comportant plusieurs processeurs à fonctionnement
simultané.
Etat de la technique antérieure
Dans les systèmes qui comportent des processeurs utilisant
des cycles d'horloge à phases complémentaires, l'instruction
dite de test et positionnement qui est généralement employée
aux fins de l'affectation de ressources communes permet
d'obtenir un verrouillage efficace de l'utilisation de ces
ressources, mais non d'éviter que, ce faisant, des conflits
se produisent entre les différents processeurs qui désirent
les utiliser. On sait qu'il existe des systèmes interactifs
dans lesquels des méthodes et des moyens sont prévus pour
résoudre ces conflits. Par exemple, l'invention décrite
dans le brevet des E.U.A. No. 3 676 860 permet de résoudre
de tels conflits, mais non d'obtenir un verrouillage effi-
cace de l'utilisation d'une ressource fixe par un processeur
donné après résolution du conflit.
Il existe d'autre part des dispositifs de commande de
verrouillage, tels ceux décrits dans les brevets des E.U.A.
No. 3 566 358 et 3 435 418, qui permettent de déterminer à
quel moment un processeur donné ou un programme donné
associé à un processeur particulier pourra accéder à un
enregistrement donné qu'un autre processeur ou qu'un autre
programme est en train d'utiliser et qui ne peut donc pas

être mis à la disposition du processeur ou du programme
demandeur. Ces dispositifs ne permettant toutefois pas de
résoudre les- conflits éventuels entre processeurs désireux
d'utiliser une ressource commune.
D'autre part, la séquence d'instructions dites de compa-
raison et d'échange décrite notamment dans le brevet des
E.U.A. No. 3 886 525 permet de comparer le contenu de
divers registres et d'utiliser cette comparaison comme une
clé pour commander l'échange du contenu de divers registres
ou de différents emplacements spécifiques de mémoires.
Il ressort de ce qui précède qu'aucune des techniques de
l'art antérieur ne permet à la fois de résoudre les conflits
qui peuvent se présenter, dans un système à processeurs
multiples utilisant des cycles d'horloge à phases complé-
mentaires, lorsque plusieurs processeurs désirent avoir
accès à une ressource commune, et de verrouiller l'utili-
sation de cette ressource de telle sorte que seul un pro-
cesseur donné puisse avoir accès à cette dernière pendant
un intervalle de temps déterminé.
Exposé de l'invention
L'objet de la présente invention est donc un procédé
permettant de commander l'affectation de ressources fixes
dans un système à processeurs multiples utilisant des
cycles d'horloge à phases complémentaires, de manière à
verrouiller l'emploi desdites ressources et à résoudre les
conflits qui peuvent se produire entre différents processeurs
désireux d'accéder auxdites ressources, sans que la réso-
lution desdits conflits exige la mise en oeuvre d'un circuit
ou d'un dispositif approprié.
La présente invention permet notamment d'atteindre l'objectif
ci-dessus grâce à l'emploi d'une méthode permettant d'iden-
tifier le processeur particulier qui, à un moment donné,
utilise une ressource commune. Etant donné que, dans les
systèmes à processeurs multiples qui font appel à l'emploi

de cycles d'horloge à phases complémentaires, aucun proces-
seur ne peut accéder de façon exclusive à une ressource
ccmmune telle qu'une zone de mémoire, l'invention utilise
un procédé servant à commander l'accès à ladite ressource
et à verrouiller l'emploi de cette dernière.
Ce procédé consiste en les étapes suivantes: une première
étape consistant à accéder aux bits de commande contenus
dans un registre de commande associé à la ressource demandée,
lesdits bits définissant la disponibilité de ladite res-
source; une seconde étape consistant à examiner le contenu
du registre de commande afin de déterminer s'il indique que
ladite ressource est disponible; une troisième étape
consistant à établir le contenu dudit registre de commande
à une valeur correspondant à un code numérique affecté de
façon exclusive au processeur particulier qui désire
utiliser ladite ressource si la disponibilité de cette
dernière a été établie lors de ladite seconde étape; une
quatrième étape consistant à attendre que l'un des cycles
du signal d'horloge ait pris fin sans qu'aucune opération
destinée à permettre audit processeur d'accéder à ladite
ressource n'ait été effectuée; une cinquième étape consistant,
pendant le cycle du signal d'horloge appliqué audit pro-
cesseur qui fait suite audit cycle d'attente,'à comparer
ledit code numérique exclusivement affecté au processeur
avec le contenu dudit registre de commande; une sixième
étape consistant à permettre l'accès à ladite ressource
et l'utilisation de celle-ci si la comparaison effectuée
pendant ladite cinquième étape indique une égalité, et
une septième étape consistant à utiliser ladite ressource
une fois que l'accès à celle-ci a été obtenu, jusqu'à ce
que la tâche désirée ait été exécutée, et à mettre ensuite
le contenu dudit registre de commande à une valeur indiquant
que ladite ressource est à la disposition d'autres proces-
seurs.
Brève description des figures
La Figure 1 représente schématiquement un système de trai-

tement de données comportant deux processeurs et permettant
de résoudre les conflits éventuels relatifs à l'utilisation
d'une ressource commune constituée, par exemple, par une
zone de mémoire à accès sélectif.
La Figure 2 représente un diagramme des temps afférent à
un système du type représenté sur la Figure 1.
La Figure 3 représente schématiquement un processeur ainsi
que les registres et les dispositifs nécessaires aux fins
de la mise en oeuvre du procédé objet de l'invention.
La Figure 4 représente un diagramme des temps afférent au
dispositif de la Figure 3.
La Figure 5 représente de façon plus détaillée la logique
de commande chronologique 5 de la Figure 1.
Mode de réalisation préféré
de l'invention
On a schématiquement représenté sur la Figure 1-une
réalisation de l'invention dans laquelle des processeurs 1
et 2 partagent, par exemple, une mémoire à accès sélectif 3
dont la vitesse de fonctionnement est le double de celle de
l'un ou l'autre de ces processeurs. Une horloge 4, qui peut
comporter un oscillateur à quartz et des compteurs, fournit
de façon classique, des trains d'impulsions chronologiques
appropriés. Ces impulsions sont utilisées par la logique de
commande chronologique 5 de la présente invention pour
commander par les lignes respectives 8 et 9 des registres
d'emmagasinage de données 6 et 7 respectivement associés
aux deux processeurs aux fins d'opérations d'accès à la
mémoire 3, ces opérations étant du type à chevauchement ou
à phases complémentaires. Dans le présent contexte, l'ex-
pression "à phases complémentaires" est définie comme suit:
pendant une première phase d'un signal d'horologe à deux
phases fourni par l'horloge 4, un premier processeur tel
que le processeur 1 présente une adresse à la mémoire 3;