Dispositif exécutant des opérations d`interruption de programme

Europâisches Patentamt
European Patent Office
®
Numéro de publication:
Office européen des brevets
DEMANDE
g)
Numéro de dépôt: 80102237.7
g)
Date de dépôt : 25.04.80
DE BREVET
Priorité : 21 .06.79 US 50888
21.06.79 US 50570
Date de publication de la demande: 07.01.81
Bulletin 81/1
@ Etats contractants désignés : DE FR GB
®
0 0 2 0 9 3 1
A1
EUROPEEN
int.ci.»:G06F 9/46, G 06 F 9 / 3 8 ,
G 06 F 1 5 / 0 6
@ Demandeur: International Business Machines
Corporation, Armonk, N.Y. 10504 (US)
Inventeur: Biiss, Floyd, Russell, 840 Berklystreet, Boca
Raton Florida 33431 (US)
Inventeur: Fairchild, Peter Tappen, Wylie Bridge Road,
Woodstock Georgia 30188 (US)
Inventeur: Leininger, Joël Calvin, 601 Northwest 7th
Street, Boca Raton Florida 33432 (US)
@ Mandataire : Dematte, Roland, COMPAGNIE IBM
FRANCE Département de Propriété Industrielle,
F-06610-La Gaude(FR)
@> Dispositif exécutant des opérations d'interruption de programme pour processeur du type à appel anticipé des instructions.
Le dispositif est associé à un système de traitement
de données (10) dans lequel, pendant l'exécution d'une
instruction, l'instruction suivante du programme est extraite
de la mémoire (12). Un registre d'interruption (170) permet
de sauvegarder l'adresse d'instruction dans (24) et des informations d'état de l'ALU (82) contenues dans (120, 122,
124) et des informations de pages dans (162) lorsqu'une
demande d'interruption est acceptée. Le contenu des registre d'adresse d'instruction (24) de l'adresse de l'instrucmoire (12) et le dispositif interdit le chargement dans le registre d'adresse d'instruction (24) de l'adresse de l'instrution suivante. Les circuits d'interruption ne sont pas activés
tant qu'une opération de branchement résultant de l'instruction dont l'adresse est dans (24) n'a pas été exécutée
<0 ou tant qu'une opération d'accès en mémoire (12) n'est
O) pas achevée. Des circuits de comptage déterminent la différence entre le nombre d'instructions de branchement
o avec liaison et le nombre dinstructions de retour de conC l trôle durant les opérations dinterruption. Quand ce nomo bre est nul une instruction de retour de contrôle provoque
la restauration du processeur en son état précédant la prio se en charge de l'interruption.
CL
III
Domaine
La
invention
présente
d'interruptions
comportant
un
instructions;
le
mettent
vement
du
processeur
en
à appel
des
efficace
d'accès
demandant
ne
traitement
type
en
données
de
des
anticipé
ces
dispositifs
per-
interruptions
consécuti-
mémoire
branche-
nombre
qu'un
d'exécution
dispositifs
particulièrement,
instructions
tout
ment,
de
systèmes
pour
plus
les
concerne
traitement
aux
l'invention
technique
auquel
se r a p p o r t e
et
de
limité
de
circuits
d'exécution.
de
Etat
Il
existe
dans
tions,
la
des
dans
Un p r o c e s s e u r
de
vrage
un
d'une
le
de
ce
de
source
pas
externe
être
instructions
programme
comprennent
logiques,
des
et
type,
les
interruptions
sont
du
des
pendant
programme.
Les
instructions
instructions
d'écriture
instructions
de
branchement.
des
et
instructions
interruptions
est
de
Dans
l'art
interdit
tructions
de
lecture
tructions
de
branchement.
et
les
de
ne
de
et
arithmétiques
de
(E/S),
la
des
et
mémoire
processeurs
le
mémoire
systèmes
de
des
à appel
traitement
l'exécution
la
de
instructions
antérieur,
pendant
d'écriture
Dans
les
ou
l'exécution
d'entrée/sortie
lecture
émanant
masquées
charge
de
des
176).
généralement
en
l'ou-
Fonction-
et
175
instructions
anticipé
"Structure
dans
(pages
ce
de
la
qui
décrit
exemple
par
extraite
est
d'exécution.
intitulé
prises
certaines
donnée
instruc-
l'instruction
de
cours
est
type
Meinadier,
processeur
peuvent
en
programme
des
anticipé
instruction
une
Ordinateurs"
des
nement
Dans
J.P.
à appel
l'exécution
pendant
antérieure
technique
processeurs
lesquels
mémoire
précède
la
d'insou
l'art
d'insan-
térieur,
un
processeur,
exécuté
pour
prendre
la
Il
est
d. lande
également
des
auquel
le
cas
premier
les
systèmes
liaison
de
tructions
dans
et
au
le
pour
de
Systems"
connus,
comportant
faut
supplémentaires
Richards
des
des
.
de
des
d'ins-
adresses
des
de
sousde
registres
l'exécution
pendant
inti-
registres
l'exécution
prévoir
est
185-186.
pages
de
cours
deuxième
structure
R.K.
emmagasiner
au
il
telle
exécution,
son
lui-même un
Une
programme,
emboîtés,
de
cours
l'ouvrage
données
être
pouvant
suite.
pour
d'un
l'exécution
Digital
emboîtés,
programmes
liaison
de
par
généralement
l'interruption
appelant
de
branchement
ou
de
appelle,
ainsi
"Electronic
Dans
lors
programme
décrite
est
reçue
charge.
connu,
et
de
cause
sous-programme,
exemple
tulé:
la
sous-programmes
sous-programme
par
en
est
d'interruption
d'interruption
programme
déterminer
d'utiliser
un
demande
lorsqu'une
programmes
d'interruption.
de
Appréciation
les
Dans
le
systèmes
des
l'addition
de
duisant
par
système
et
une
Un
une
coût
du
augmentation
entraînant
tel
l'exécution
et
technique
des instructions,
une
provoque
processeur.
circuits
la
anticipé
interruptions
du
performances
de
à appel
connus
des
traitement
l'état
traitement
exige
d'opérations
et
utilisation
dégradation
de
la
du
complexité
efficaces
peu
tra-
se
de
ses
circuits.
Il
serait
un
traitement
lisé
avec
donc
utiliser,
Il
dans
traitement
saires
rompu
sans
à
processeur
des
la
serait
un
interruptions
nécessiter
de
puisse
de
ce
dans
puis
type,
lequel
d'un
de
un
des
uti-
des
ins-
pouvoir
dispositif
de
données
néces-
programme
restituées
l'adjonction de
être
anticipé
souhaitable
l'exécution
sauvegardées
ni
à appel
type
également
processeur
reprise
seraient
du
interruptions
circuits
d'assurer
capable
dispositif
qu'un
des
efficace
un
tructions.
souhaitable
au
inter-
processeur
supplémentaires
ni
l'emploi
Il
serait
de
l'exécution
de
enfin
des
porter
liaison
souhaitable
d'un
de
pouvoir
les
emboîtés,
l'exécution
pendant
utiliser,
d'interruption
programme
sous-programmes
utilisés
efficaces.
peu
programmes
au
cours
com-
pouvant
de
registres
du
normale
programme
principal.
de
Exposé
La
invention
présente
amélioré
de
du
dispositif
est
et
qui
utilisé
et
l'exécution
d'un
et
de
dispositif
de
permet
dernier.
d'une
registre
d'adresse
suite
d'instruction
anticipé.
Un r e g i s t r e
précédent
ainsi
Une
cours.
d'interruption.
cette
première
instructions
permet
d'instruction,
pages
mémoire
et
contient
bascule
Une
du
reçoit
seconde
à la
et
mémoire
processeur.
Un
le
ainsi
informations
d'informations
que
en
des
mémoire
de
de
des
est
du
contenu
et
l'adresse
l'adresse
bits
à
couplée
registre
relatives
d'état
en
de-
une
registre dit
d'emmagasiner
appel
au
commandée
et
dans
couplé
emmagasine
bascule
un
mémoire
la
qui,
est
l'exécution
pendant
à
d'un
l'objet
mémoire
bascule,
émanant
faire
l'ins-
comprend
suivante
de
suivante
mande
ruption
devra
l'exécution
couplé
d'adresse
qu'à la
première
est
qui
d'appel
mémoire
la
ce
par
reçues
mode
Le
et
processeur
dispositif
l'instruction
de
d'instructions,
l'instruction
Le
arith-
associés.
pendant
de
extrait
programme.
l'adresse
contient
une
du
lequel,
pendant
unité
d'interruption
dans
on
à ce
un
et
instructions,
une
dans
cycles
données
d'état
associé
de
par
déterminées
bits
fonctionne
donnée,
suivante
des
Ce
traitement
de
comprend
demandes
instructions
instruction
de
à des
opérations
est
à un
destiné
fonctionnant
répond
Il
dispositif
un
instructions.
système
comportant
les
truction
et
des
dispositif
anticipé des
apportés
des
processeur
l'invention
traiter
Ce
un
programme.
logique
réaliser
processeur
d'effectuer
permet
métique
Ce
de
à l'emmagasinage
servant
d'instructions.
avantages
anticipé
dans
un
comporte
et
des interruptions
à appel
type
mémoire
une
permet
traitement
processeur
données
l'invention
par
des
d'interd'adresse
aux
associés
à
l'unité
et
arithmétique
transmise au
d'interruption
est
de
comprend
l'invention
3t
ruption
qui
manière
à interdire
le
de
devrait
l'objet
mier
terruption
effet
tion
appel
anticipé
la
part
couplés
le
auxdites
fonctionnement
de
opération
présence
dans
dressede
l'instruction
circuits
sont
le
bascules
suivante
auxdites
couplés
à une
et
ont
pour
d'interrup-
résultant
été
pas
la
de
de
l'a-
exécutée.
Des
bascules
et
à
d'accès
ont
la
mémoire,
objet,
en
réponse
d'interdire
le
fonctionnement
du circuit
d'interruption
de
l'opération
d'accès
mémoire.
caractéristique
de
la
présente
provoque
le
chargement
pour
la
jusqu'à
Selon
le
autre
une
circuit
adresse
de
d'interruption
manière
vue
à permettre
dans
de
un
Le
des
bits
circuit
des
et
et
logique
présents
l'exécution
leur
des
de
part
relatives
aux
arithmétique
adresse
D'autres
chaque
fixe
la
et
le
dans
par
à
remise
Ce même
logique,
dans
circuits
instruction
le
zéro
des
et
de
des
bits
et
registre
permettent
le
des
d'information
l'unité
arithmétique
pendant
circuit
provoque
des
informations
associés
le
d'adresse
chargement
l'unité
d'une
d'instruction.
d'enregistrer
avec
à
de
vue
en
processeur,
d'état
branchement
part
valeurs
d'interruption
bits
provoque
du
d'autre
pages
à
associés
mémoire
la
suivant
provoque
aux
mémoire
de
depuis
cycle
registre
d'une
instruction
première
l'instruction,
dernière
pages
le
relatives
ultérieure.
utilisation
d'autre
de
d'état
bits
cette
la
d'interruption
informations
mémoire
à
invention,
d'adresse
registre
pendant
l'adresse
en
en
d'interruption
programme
de
sauvegarde
le
d'accéder
utilisation
son
processeur.
la
dans
d'interruption
contenue
en
fin
opération
d'in-
circuits
Des
d'instruction
n'a
pre-
demande
circuit
branchement
d'adresse
registre
également
du
qui
le
pendant
bascule.
première
d'adresse
suivante
d'une
l'emmagasinage
de
bascules
registre
d'un
par
qu'une
le
instruction
d'interdire
tant
dans
d'une
à
d'inter-
seconde
et
première
dispositif
circuit
un
l'adresse
signalée
d'autre
Le
processeur.
chargement
consécutif
cycle
sont
aux
demande
lorsqu'une
ailleurs
par
couplé
d'instruction
faire
logique,
l'exécution
liaison
et
de
de
chaque
de
instruction
l'exécution
pendant
cuits
sont
entre
avec
liaison
et
telle
sorte
que,
nombre
de
bits
au
fait
objets,
emmad'adet
pages
et
avantages
aux
un
données
de
sous
la
forme
Figure
un
d'un
3 est
un
de
contrôle
représenté
au
utilisation
par
le
bloc
4 est
Figure
des
d'un
qui
celle-ci.
de
système
le
trai-
dispositif
du
140)
qui
est
sur
la
du
circuit
liaison
et
de
forme
d'un
de
circuit
synoptique
la
suit,
invention.
(référencé
avec
pré-
figures
interruptions
schéma
un
diagramme
fonctionnement
anticipé
des
synoptique
des
de
la
qui
texte,
préféré
incorporant
présente
sous
à ce
synoptique
schéma
l'exposé
de
représenté
1.
Figure
dit
retour
bloc
commande
de
de
(référencé
240)
2.
Figure
Figure
réalisation
schéma
la
de
annexés
description
branchement
commande
la
dessins
de
traitement
de
mieux
numériques
de
2 est
Figure
logique
La
aux
caractéristiques
mode
un
d'interruption
mer
contrôle
registre
leur
aux
ressortiront
1 est
Figure
tement
La
relatif
registre
de
informations
au
ce
de
retour
de
Brève
sur
des
retour
de
d'instructions
de
de
contrôle,
fins
référence
en
représentent
La
nombre
la
branchement
d'instructions
d'interruption
d'état,
invention
sente
La
de
cir-
Des
processeur.
D'autres
La
le
mémoire
déterminer
de
retour
l'instruction
registre
d'instruction,
registre
au
liaison,
le
gasinées dans
de
nombre
supérieur
la
de
permettre
d'instructions
le
lorsque
de
d'interruption.
pour
d'instructions
avec
émanant
programme
automatiquement
provoque
resse
contrôle
prévus
le
est
type
branchement
le
du
également
différence
dernier
de
retour
d'un
des
temps
processeur
qui
du
permet
type
de
résu-
à appel
instructions.
5 est
un
diagramme
des
temps
qui
résume
le
fonc-
du
tionnement
lorsqu'un
processeur
La
6
Figure
cution
La
st
d'une
un
d'une
un
d'un
de
ainsi
la
que
cesseur
d'autres
du
type
à appel
façon
dont
ils
modes
circuits
tion
de
commande
d'une
près,
ce
est
du
brevet
E.U.A.
une
mémoire
les
instructions
Un p r o g r a m m e
est
exécuté
tructions
truction
le
pouvant
type
types
10
est
14
de
seize
les
bits
aux
type
ainsi
3
d'instruction,
être
aux
définis.
4 et
aux
5 correspondent
642.
numéro
de
12
ces
une
par
bits
à
dans
huit
Les
détails
sur
Le
la
processeur
référence
les
et
données.
dans
dans
fois,
10
sont
laquelle
d'une
la
un
con-
d'ins-
l'introduction
dans
types
types
le
registre
d'ins-
zéro
à deux
définis-
d'instructions
0,
2
1 et
arithmétiques
instructions
aux
l'exé-
instructions
la
les
16.
positions
instructions
3 correspond
4 038
modes
l'instruc-
décrit
programme
signaux
commandé
que
de
l'intermédiaire
par
de
14,
du
chargeant,
composées
correspondent
le
les
d'acheminement
processeur
sant
en
d'instruction
registre
nexion
et
le
lisant
en
ces
A certains
à celui
principale
emmagasinées
12
mémoire
en
No.
1 par
Figure
commune
promais
Tous
possibles.
à exécuter.
des
Ce
permettent,pendant
l'appel
analogue
instructions
microprocesseur,
sont
est
comprend
mémoire
un
séquence
la
des
composants
interconnectés.
de
sur
données.
principaux
caractéristique
désigné
de
anticipé
par
programme
processeur
17
Figure
du
l'exé-
résume
qui
la
instruction,
suivante
temps
sont
réalisation
toutefois
présentent
cution
de
données.
1 les
Figure
constitué
l'exé-
l'invention
la
être
peut
résume
qui
d'emmagasinage
sur
processeur
de
des
diagramme
instruction
a représenté
temps
d'appel
Description
On
des
diagramme
instruction
7 est
Figure
cution
Le
non-opération
exécuté.
est
et
de
cycle
et
d'entrée/
instructions
de
logiques,
sortie,
lecture
les
et
d'écriture
et
cycles,
de
de
la
les
d'instruction
les
La
processeur
10.
lateur
fournit
instruction
quand
un
d'instruction
d'adresse
28
connexion
mémoire
connexion
30.
registre
26
contenue
dans
de
afin
Le
le
de
à permettre
principale
l'adresse
d'une
dans
liaison
le
appel
au
dans
24
le
d'instructions
24
est
14
est
suivante
à
32
la
mémoire
cours
en
suivante
est
l'instruction
à
connexion
30,
incrémentée
est
par
en
mémoire
la
l'intermédiaire
incrémentée
ainsi
au
l'instruction
de
la
26
la
L'adresse
31.
l'instruction
transfert
registre
de
couplé
liaison
de
dans
chargée
l'intermédiaire
par
duquel
l'adresse
constitue
et
l'ins-
l'instruction
son
L'adresse
registre
de
anticipé
d'incrémentation
34.
l'exécution
de
cours
Pendant
contenue
registre
transférée
l'intermédiaire
par
dispositif
un
par
12
un
d'une
est
termes,
cycle
exécutée.
est
cours
le
pendant
26
un
d'autres
dans
l'intermédiaire
l'exécution
pendant
l'ins-
d'instruction
registre
analogue)
l'instruction
par
l'intermédiaire
par
En
12
une
de
registre
26
18.
suivant
l'adresse
registre
d'adresser
registre
12
suivante.
le
mémoire
principale
principale
manière
dans
le
décodeur
au
du
oscil-
un
par
contenue
Pendant
dans
contenue
est
engen-
l'intérieur
instruction
une
code
au
pour
l'instruction
à effectuer,
contenue
cours
registre
appelée
(ou
24.
à
d'horloge
de
suivante
en
la
l'adresse
branchement
l'adresse
dans
signaux
consécutive
truction
d'une
des
18
commandé
20,
est
d'adresse
14,
nécessaires
générateur
de
de
commande
réservée
décodeur
un
par
d e u x
instructions
aux
l'instruction
branchement
truction
un
Un
faite
Exception
de
partie
de
signaux
22,
7 correspondent
utilisée
est
n é c e s s i t e n t
lesquelles
6 et
types
branchement.
drer
mémoire,
de
est
chargée
l'instruction
suivante.
Si
une
analogue)
de
le
14,
données
d'adresse
40
de
ou
exécutée
ou
par
encore
données
60,
un
par
au
(ou
est
adresse
une
14
registre
branchement
être
devant
d'instruction
par
de
instruction
de
une
dans
chargée
branchement
registre
registre
le
est
adressable
registre
un
instruction
26,
adressable
par
registre
fournie
d'adresse
auxiliaire
l'intermédiaire
d'une
tion
ultérieurement
procède
de
at
de
registre
48,
liaison
manière
depuis
lequel
le
de
liaison
liaison
de
registre
54
et
chement
Pour
lire
d'une
écrire
ou
40
liaisons
62
ensuite
elle
a été
De même,
liaison
à
deuxième
au
troisième
un
50
registre
d'emmagasiner
des
adresses
adresse
32
être
assurée,
registre
Le
processeur
données
par
auxiliaires
de
bran-
Les
les
la
la
ce
qui
42.
liaison
le
par
de
re-
Simulta66
liaison
40-ou
60
et
dont
assurent
fonction
les
des
dispositif
la
60
et
même
concerne
re-
le
dans
chargée
40
du
l'intermédiaire
registre
au
données,
donc,
celle
que
instructions,
par
24.
10
communique
bus
d'entrée
données
72
et
fournit
un
ensemble
et
élément
le
bus
qui
du
par
données
données
de
registres
le
les
est
principale
à partir
l'intermédiaire
l'intermédiaire
transmises
mémoire
par
incrémentée
est
par
14
60
adresse
données
truction
la
obtenue
registre
par
en
dans
est
retransmise
concerne
le
Les
un
l'intermédiaire
par
registres
Cette
obtenue.
qui
est
voir
dans
programme
Un
Les
l'intermédiaire
par
peut
autre
du
point
56.
le
64.
et
d'incrémentation
sont
d'une
effectué.
connecté
liaison
des
depuis
cette
nément,
qui
est
d'emmagasinage
ou
26
gistre
ce
54
24
registre
successives.
gistre
en
46.
registre
permettent
l'adresse
12,
au
au
connecté
est
lieu,
a
ultérieurement
revenir
a été
désire
branchement
du
consécutive
50
liaison
l'intermédiaire
50
de
l'on
Si
l'intermédiaire
par
branchement
52
le
où
contenu
à permettre
suivante
registre
du
46,
branchement.
point
l'instruc-
d'appeler
permettre
de
au
chargement
l'instruction
d'une
de
afin
l'instruction
suivant
revenir
on
42
connexion
données
de
sortie
bits
permet
circuit
dont
reçues
du
bus
sur
70
les
74.
du
le
données
bus
70
Ce
le
bus
72.
dernier
introduites
d'ins-
registre
externe
qui
ou
être
doivent
ou
de
sortie
registre
du
sont
de
bus
provient
choisir
qui
primaires,
d'adresses
l'intermédiaire
présentes
le
70,
qui
de
bus
de
externes
sources
trois
de
de
de
des
avec
doit
dans
un
rece-
76
registre
dans
et
directement
et
afin
86,
données
pendant
mémoire
locale
88
dans
94.
liaison
le
être
au
84
88
locale
14
le
88
locale
opération
l'instruction
deux
deux
d'un
ou
plusieurs
opérandes
d'une
dite
typique
de
La
l'instruction
deux
comprend
registres
con-
10.
l'intermédiaire
par
lesquels
processeur
moyen
et
par
temporairement
comporte
que
d'une
cas
des
arith-
lignes
La m é m o i r e
par
adressée
d'adresser
chacun
90.
peuvent
registre
le
unité
de
être
par
registres adressables. dans
appropriés
Dans
permettant
pour
est
à une
mémoire
traitement
à registre,
registre
un
leur
d'adresse
contenue
de
opérandes
ou
servés.
champs
liaison
12
principale
ou
à une
transmises
ensemble
un
80,
ensuite
peuvent
l'intermédiaire
par
d'une
et
78,
mémoire
liaison
82
logique
l'intermédiaire
les
à. la
d'une
d'être
comporte
registre
appliquées
l'intermédiaire
métique
un
champs
mémoire
la
de
locale,
fait
l'opération
auxquels
appel.
données
Les
88
locale
98
l'autre
des
du
78
registre
la
98
par
dans
appropriée
sortie
de
données
auquel
le
processeur
registres
médiaire
d'une
du
et
résultat
88.
Le
contenu
bus
et
80
instruction
et,
10
78
à la
lues
sont
données
transmises
98
aux
registres
est
peut
être
lui,
par
des
mémoire
76
et
instruction
au
par
12
bus
de
approprié
le
Ou e n c o r e ,
principale
à celui
chargé
registre
transféré
connexion
registres
transféré
à un
est
d'addition,
est
d'une
connecté.
être
14
contenu
l'interau
moyen
appropriée.
Lorsqu'elles
sont
le
l'intermédiaire
14,
des
ajouté
82
72
76
est
ou
d'une
arithmétique
l'unité
registre
l'un
d'instruction
l'intermédiaire
par
mémoire
l'intermédiaire
par
registre
du
dans
76
par
le
78
chargés
la
assembleur
registre
locale
mémoire
sont
instruction
contenu
également,
peut
des
Le
d'un
cas
le
exemple,
dans
78
le
Dans
et
et
104.
et
à l'assembleur
couplé
par
100
registres76
102
d'un
l'intermédiaire
par
dans
contenus
opérandes
connexion
connexions
106.
lus
sont
d'une
et
autres
ou
76
et
dans
par
78.
la
mémoire
principale
l'intermédiaire
Elles
sont
ensuite
de
12,
les
l'assembleur
appliquées
de
l'intermédiaire
par
Elles
peuvent
72
données
de
champ
les
depuis
code
appliqué
110.
également
instruction
Chaque
dans
le
registre
de
88,
de
sortie
78.
de
contenu
14
ce
l'intermédiaire
par
reçoit
bus
au
et
Le
locale
mémoire
76
18
18
la
registres
d'opération.
décodeur
Le
à
82,
être appliquées
chargée
décodeur
au
l'unité
des
également
comprend
un
champ
est
d'une
liaison
d'horloge
signaux
20 p a r l ' i n t e r m é d i a i r e
générateur
T11 p r o v e n a n t d u
liaison
1 1 2 . Le d é c o d e u r 18 d é c o d e l e c o n t e n u de c e
de
TO à
la
champ
et
tants
voulus
circulation
de
manière
10.
desquels
cette
traction
ou
82
l'unité
bascules
nécessaire.
de
permettant
des
18
liaison
150
transmis
par
de
cules
X3,
X4
et
124
et
ou
dans
particulière
18
transmet
appropriés
en
vertu
addition
ou
sous-
une
liaison
de
un
fourni
Ces
représentés
est
report
mécanisme
également un
résultat
126.
nombres
laquelle
pour
à
connectées
sont
82
l'unité
par
aux
de
d'instruction
d'une
retour
par
signaux
par
l'intermédiaire
des
140
circuits
avec
l'intermédiaire
à des
X5.
Ces
bascules
prévues
la
des
148,
d'une
mémoire
bits
qui
160
D,
pour
locale
Le
152.
liatson
liaison
correspondant
de
branchement
d'instruction
162
d'adressage
de
logique
d'autorisation
d'une
d'une
sont
commande
l'intermédiaire
d'instruction
signaux
de
liaison
page
possibilités
données
des
décodeur
d'une
des
engendre
commande
logique.
l'intermédiaire
liaison
18
de
appropriés,
désiré
l'addition
signaux
d'instruction
et
ins-
aux
branchement.
signaux
décodeur
122
et
applique
par
d'interruption
une
opération
le
de
des
d'interruption
avec
signaux
constituent
tester
instructions
décodeur
des
bits
Elles
le
lieu,
possible
quatre
registres
y a
120,
requis
portes
instruction
l'intermédiaire
par
de
des
effectuera
autre
rendent
plus
par
82
d'état
bascules
Des
S'il
unité
tout
diverses
et
à cette
à l'unité
également
commande
l'acheminement
afférents
processeur
des
données
à obtenir
opérandes
Le
des
de
signaux
à l'intention
de
le
les
engendre
sont
à des
I,
X1,
basX2,
augmenter
et/ou
de
les
la
mémoire
des
instructions
liaison
160.
sortie
au
liaison
la
Figure
diaire
140,
d'une
de
au
sorties
quées,
de
des
par
circuit
ET
les
charge
d'interruption
140
par
140
également
d'une
de
afin
termédiaire
d'une
de
séquence
La sortie
172
164,
par
26
mémoire
d'une
le
registre
reçoit
également,
un
signal
engendré
ruption
170.
190
contenu
et
liaison
charger
82
dans
du
Cette
de
la
par
du
le
32
et
166,
à un
aux
est
signal
valeur
162,
140
28
140
circuit
registre
24
appliqué
d'adresse
de
valeur
d'instruction
au
par
24
à un
posi-
une
exemple
est
appli-
circuit
ET
de
pour
l'in-
par
être
par
engendre
d'adresser
pourra
Le
120,
est
qui
une
liaison
168.
appliqué
registre
au
avec
commande
de
liaison
circuit
et
pages
registre
bascules
192
par
des
et
d'interruption
un
une
appli-
un
qui
Le
et
sont
d'une
aux
circuit
82
l'intermédiaire
par
le
circuit
permettant
d'adresse
qui
du
165
signal
164
prédéterminée
l'intermédiaire
l'application
un
externe
représen-
pages
relatifs
contrôle
restaurer.
d'interruption.
du
liaisons
liaison
de
aux
l'unité
bits
la
respectivement.
l'intermédiaire
liaison
afin
de
d'acceptation
l'intermédiaire
mémoire
le
les
signal
un
146,
l'unité
ensuite
engendre
l'intermédiaire
124
à
relatifs
sous
et
124
et
167,
qui
et
de
d'horloge,
signaux
relatives
de
170
circuit
162
122
(non
ailleurs,
de
avec
l'intermé-
par
l'oscillateur
20
144
liaisons
relation
d'interruption
Par
de
générateur
d'interruption
quée
d'une
importante
reçoit
10.
l'intermédiaire
d'état
bits
tion
de
signal
en
périphériques
provenant
120,
loin
demande
une
bascules
d'état
140
processeur
du
provenant
bascules
de
la
l'intermédiaire
par
plus
circuit
142
entrée
une
l'intermédiaire
par
un
caractéristique
des unités
associées
entrée
une
Le
liaison
l'une
reçoit
122
46
décrit
sera
qui
invention.
émanant
les
appliquent
liaison
constitue
2,
présente
Les
162
de
par
163.
circuit
140
de
positionnées
l'intermédiaire
par
bascules
Les
être
peuvent
spéciales
registre
Le
tées)
Elles
principale.
la
liaison
provoquer
registre
d'inter-
008.
Une
fois
que
le
le
que
10
processeur
contrôle
à un
par
l'intermédiaire
restauration
circuit
26
Le
circuit
de
porte
194,
La
162,
140
est
circuit
telle
46
ne
puisse
analogues
les
circuit
de
commande
18,
à une
est
bascule
bascule
212
reçoit
générateur
20.
Par
La
externe
ruption
médiaire
de
engendré
par
vice
par
quée
et
212,
la
ligne
l'oscillateur
de
exemple,
par
le
front
qui
la
avant
possède
ne
22
décrits
qu'on
14
de
demande
214
le
signal
(Figure
1)
et
de
l'impulsion
qui
de
de
l'inter-
par
d'horloge
par
214
se
est
qui
T4 d u
d'inter-
transmis
bascule
flip-flop
la
enclenchée.
d'horloge
de
capacité
et
140.
ainsi
fait
ce
bascule
La
les
laquelle
d'instruction
d'un
pas
au
198.
que
144.
ligne
du
contenu
fourni,
signal
même
liaison
d'interruption
signal
à une
de
142,
blocage
précédemment,
que
de
est
le
le
re-
l'intermédiaire
par
également
ailleurs,
de
déjà
registre
qui
est-appliqué
l'intermédiaire
composer,
appliqué
du
d'une
sur
d'interruption
le
contenu
transféré
à ceux
le
par
le
2,
Figure
référence
indiqué,
dit
liaison
de
décodeur
152
d'une
de
l'interruption.
être
pas
par
effet
le
celui
que
que
numéros
précédemment
ligne
de
engendré
a pour
signal
sorte
à la
d'autorisation
signal
le
au
de
dit
180,
avant
un
identiques
ou
184
liaison
mêmes
représente
l'a
et
à présent
est
l'intermédiaire
par
l'intermédiaire
reportera
portent
Le
et
transfert
signal
qui
ainsi
également
de
par
un
avaient
196
26
composants
124
ET
registre
qui
exécuté
opérations
de
ET
d'une
et
appliqué,
liaison
186,
circuit
qu'ils
engendre
de
se
du
122
120,
registre
On
des
dite
préinterruption
sortie
valeurs
aux
qui
au
de
liaison
l'intermédiaire
par
bascules
gistre
d'une
d'état
140.
remettre,
des
contrôle
instruction
une
été
a
de l a s o r t i e
du r e g i s t r e
l'application
provoque
circuit
ET ' 8 4 ,
qui r e ç o i t
également
comme e n t r é e ,
170
le
a rendu le
principal,
programme
d'interruption
programme
peut
mis
lui
en
est
ser-
appli-
restauration
interne.
La
sortie
appliquées
lignes
218
la
bascule
214
et
à un
circuit
ET
216
de
et
220.
La
bascule
celle
par
214
de
la
bascule
l'intermédiaire
est
restaurée
par
212
de
un
sont
de
signal
n'est
de
restauration
la
du
sortie
signal
pour
l'horloge
du
fonctionner
sortie
230,
la
bascule
10
de
branchement
un
signal
de
cycle
230.
dit
bascule
234
de
à jour
mise
236.
ligne
de
appel
en
234
l'on
cours,
à la
un
qui,
ce
24
de
pendant
autant
pour
cesse
la
de
et
un
appliqués
au
d'absence
d'une
suivante
le
d'une
10
processeur
à la
l'exécution
de
perte
de
registre
de
un
pas
une
232
et
signal
l'instruction
l'instruction
d'adresse
l'instruction
appliquée
ou
bascules
du
la
et
n'est
mémoire
les
10
processeur
d'écriture
l'application
la
et
d'instruction
appel
ET
circuit
et
5 du
et
d'accès
est
mémoire,
l'intermédiaire
4 et
le
l'enclenchement
alors
satisfaisant,
232
la
dit
signal
un
lecture
désigner
bascule
à
d'accès
de
le
ET
opération
type
que
circuit
une
par
provoquera
de
d'effectuer
d'instruction
de
de
route
Si
de
lors
a
cessé
d'interruption
Si
216
T2.
sont
fois
également
d'horloge
cycle
cycle
eh
à un
appliquée
24,
226
bascule
ET
avait
provoque
mémoire.
branchement
T2'
est
mode
registre
enclenchées
sans
sortie
de
dite
en
afin
antérieure.
signal
opérations
appelle
truction
La
de
le
instructions
données
seront
d'horloge
que
du
à des
opération
226
dernier
d'effectuer
train
celle-ci
mémoire
nécessitent
mémoire)
si
d'interruption
Les
(relatives
10
non-branchement
dite
214,
le
que
reçoit
remise
un
232
bascule
qui
la
ou
ce
et
provoquer
effectif
de
bascule
à une
circuit
opération
la
n'est
demande
engendré
du
train
à
soit
appliquée
en
de
sortie
est
pas
d'accès
La
d'une
n'est
212
de
la
sortie
outre
en
reçoit
processeur
de
d'une
signal
signal
jusqu'à ce
valide
La
processeur
de
qui
216
T0.
lors
du
212.
ET
effet
et
bascule
à enclencher
d'interruption
bascule
d'horloge
la
d'un
d'état
pas
d'interruption
également
La
change
circuit
dite
est
le
destiné
d'autorisation
d'enclencher
qui
ne
Si
externe.
décrit
l'absence
en
l'apparition
externe
dernière
signal
La
de
lors
d'interruption
cette
restaurée
d'interruption
enclenchée
ultérieurement
sera
automatiquement
pas
demande
pas
qui
en
d'ins-
suivante.
par
l'intermédiaire
d'une
238
ligne
à un
de
de
retour
d'interruptici
a été
liaison
et
d e s t i n é
gnal
de
liaison
240
circuit
est
qui
232.
Le
Figure
3.
de
la
La
sortie
246,
qui
10
d'une
premier
au
circuit
10
190
circuits
260,
Le
circuit
un
signal
262,
260
ET
de
un
reçoit
restauration
272
ligne
est
ce
d'acceptation
le
signal
T0,
le
circuit
est
qui
aux
appliqué
bascules
226,
immédiatement
sur
circuit
la
ligne
24
registre
Lors
de
l'apparition
264
ligne
circuits
et
engendre
engendre
le
T6
par
l'inter-
214
et
Lorsqu'il
pour
dans
le
du
qui
le
provoquer
registre
signal
est
reçu
reçoit
engendre
274
signal
212.
avoir
après
262
ET
du
ET
la
qu'aux
d'horloge
contenu
1).
d'inter-
268.
le
Figure
de
ainsi
d'horloge
(voir
enclenchée.
pas
l'intermédiaire
signal
du
sera
cycle
être
dit
le
chargement
doit
signal
d'interruption.
transmis
premier
cycle
Si
T6.
ne
externes
alors
d'inter-
d'horloge
le
de
appliqué
cycle
d'autorisation
est
est
dite
signal
le
dit
signal
provoque
de
ET
Si
dernier
signal
qui
l'aide
premier
mémoire
le
signal
le
250
restaurée
T10,
à
circuit
bascule
par
à la
T6'
un
d'effectuer
contrôle
et
à un
d'horloge
mémoire,
en
la
266
264,
dernière
Cette
fait
de
d'une
médiaire
mise
transmis
est
qui
le
train
en
engendre
ruption
250,
242
loin
plus
mémoire,
ce
restauration
ligne
d'exécuter
de
respecti-
de
signal
en
registre
194.
d'une
mise
de
également
étant
appliquée
en
bascule
et
décrit
train
sortie
La
de
un
signal
mise
de
est
ce
bascule
ET
le
en
pas
reçoit
de
et
aux
est
d'une
opération
Cette
234
246.
ET
qui
exécuté
bascule
d'instruction
processeur
d'une
sera
opération
l'enclenchement
le
240
n'est
cycle
ruption,
circuit
également
reçoit
processeur
cycle
la
de
186
du
si-
le
et
contenu
signaux
l'intermédiaire
par
du
le
engendre
pré-interruption
ces
également
avec
programme
240
transfert
liaisons
engendre
appliqué
bascule
les
sur
de
26,
registre
transmis
vement
Le
au
le
circuit
l'état
le
de branchement
Lorsque
le
exécuté,
à empêcher
46
dit
contrôle.
restaurer
destiné
.signal
240
circuit
le
170
d'horloge
transmis
la
sur
tifs
aux
Lors
de
266
168
ligne
et
des
et
pages
afin
de
bits
d'état
le
restaurer
268
met
la
valeur
1)
à celle
de
la
des
bascule
d'une
ligne
276
branchement
2.
appliquée
ET
300.
liaison
quées
du
circuit
de
instruction
qu'une
de
drée
après
loge
une
T6, le
bascule
par
l'intermédiaire
une
de
d'horloge
branchement
avec
la
Figure
sortie
de
d'une
ligne
T2,
si
son
est
cette
une
une
liaison
316.
sortie
Avant
instants
d'horloge
sont
enclenchées
pas
qui
et
étant
la
238
à un
304
et
fois
est
engend'hor-
l'instant
la
sortie
est
appliquée
par
fournit
de
le
une
sortie
312.
liaison
par
le
la
bascules
que
leur
qui
a
La
d'horloge
avec
de
bascule
bascule
312
liai-
ET 3 0 4
circuit
d'enclencher une
de
18
l'intermédiaire
branchement
18,
de
décodeur
A l'instant
de
302.
ET
instruction
seconde
ET 3 0 4 .
décodeur
circuit
au
appliquée
donné
appli-
enclenche
310
les
avec
302
ET
liaison
à
2 est
circuit
1 sont
première
et
de
Figure
branchement
La
bascule
T4,
240
qui
l'enclenchement
T2
de
de
sortie
ET 302
permet
commande
une
une
est
le
par
de
sortie
contrôle
circuits
engendrée
une
de
Figure
avec
instruction
troisième
engendrée
fournit
si
circuit
au
la
148.
ligne
dernière
314
de
qu'aux
est
d'enclencher
effet
pour
de
dont
circuit
le
1,
de
l'intermédiaire
par
ligne
18
306,
liaison
12
principale
signal
d'une
fournit
T4,
(Figure
232
ligne
d'une
26
de
retour
d'interruption
liaison
registre
bascule
ainsi
300
circuit
circuit
circuit
branchement
demande
A l'instant
de
la
la
Lors
le
Le
instructions
300
1).
Figure
mémoire
3 le
de
décodeur
ET
aux
234.
et
des
signaux
et
à T4,
appliqué
l'intermédiaire
l'intermédiaire
par
part
de
la
ET
164
ligne
pages
124,
le
170.
circuit
la
aux
T
192.
Figure
sortie
émanant
au
la
de
ligne
liaison
La
par
Les
la
bascule
sur
avec
Figure
008
d'autre
à la
On a r e p r é s e n t é
dans
le
Tl,
sur
et
d'horloge
position
est
122
bits rela-
registre
relatives
contenue
de
le
transmis
120,
signaux
l'intermédiaire
cette
est
162,
dans
d'horloge
bascules
(bascules
ET
signal
des
chargement
d'état
qui
les
l'apparition
la
du
signal
de
par
bits
l'apparition
engendre
le
provoque
et
306,
316
aux
ne
enclenchement
de
fonction
est
306.
l'enclenchement
sont
Lorsqu'elles
et
316
et
54
le
indiquent
1)
(Figur
de
utilisés
la
bascule
bascules
de
registres
été
ont
qui
les
enclenchées,
nombre
de
antérieur
liaison
dans
le
312
306,
50
46,
programme
d'interruption.
instruction
Lorsqu'une
1,
Figure
lit
on
l'instant
232
ET
340,
active,
ce
qui
appliquée
340
d'état
de
150
l'instant
le
sont
ne
la
sur
de
ET
circuit
au
de
circuit
le
d'horloge
ET
242
le
si
T4,
rendues
pas
ligne
mode
est
restauration
de
A l'instant
316
336
contrôle,
signal
bascules
306,
contrôle
engendré
par
appliqué
actives,
de
signal
232
d'interruption
de
sont
si
ainsi
que
pas
alors
la
les
322
restauration
de
la
et
si
la
1 n'est
gramme
d'interruption,
permet
ligne
de
pas
utilisé
restaurer
328.
le
de
la
324
330.
et
et
le
programme
une
A
enclen-
pas
54
la
sur
50
de
la
d'in326
ligne
un
A l'instant
306.
été
pas
que
le
registre
dans
le
même
précédemment
54
temps
ET 324
signal
18
n'est
sur
n'a
316
de
la
par
le
fournit
une
prosortie
312
par
l'intermédiaire
d'horloge
TI0
l'application,
bascule
A l'instant
l'intermédiaire
par
fournit
circuit
la
322,
312
bascule
bascule
ainsi
indiquant
ET
bascule
le
316,
décodeur
le
utilisés
ET
T8,
et
registres
circuit
le
312
circuits
aux
TG'
Figure
par
186
rendue
l'intermédiaire
par
de
à un
sortie
sa
que
A
par
été
pas
ligne
reçoit
bascule
d'horloge
enclenchée,
d'une
d'une
retour
et
fait
les
est
1 ne
d'horloge
qui
de
fournit
la
de
de
terruption,
signal
dernier
312
342
indiquant
Figure
le
316.
d'interruption
appliqué
n'a
la
et
indiqué
signal
306
de
312
mot
est
qui
d'un
par
ligne
restaurer
retour
chée,
ce
150
306,
de
engendrée
2).
(Figure
ligne
la
306,
restauration
de
indiqué
pré-interruption.
ET
bascules
bascule
la
signal
sur
circuit
Afin
si
liaison
la
bascule
238
ligne
ce
le
bascules
les
un
si
150
de
la
l'intermédiaire
enfin
fournit
des
si
contrôle est
sur
enclenchée,
est
par
ligne
transmise
T2,
et
de
retour
contenu
la
sur
circuit
la
le
est
2)
l'apparition
et
et
d'horloge
(Figure
340,
18
décodeur
le
par
de
ligne
150
du
signal
de
retour
de
à. un
contrôle
dernier
d'un
est
qui
sortie
La
238
de
est
registre
Il
ressort
la
de
ce
la
de
de
contrôle.
de
retour
54
(Figure
données
les
de
bits
registre
de
d'in-
mode
de
la
l'inter-
par
si
338,
ligne
la
bascule
du
registre
le
circuit
240
46
du
unités
liaison
du
est
de
312
nouveau
contrôle
registre
pages,
aux
d'état
de
l'unité
(Figure
1)
du
trouvaient
initialement.
le
traitement
au
Les
point
registres
du
Le
50
de
que
n'est
liaison
de
au
122
fois
que
l'instruction
du
transfert
124
et
et
logique
où
ces
10
162
contenant
et
au
informations
reprend
alors
l'interruption
peuvent
des
début
au
bascules
1 aux
et
moyen
12
Une
le
50
46,
principale
10
de
d'instructions
chargés
où
54
tant
liaison
nombre
processeur
et
de
nombre
d'instructions
120,
programme
de
et
actives
provoquera
processeur
quel-
d'instructions
arithmétique
46,
le
restaurées,
Figure
contrôle
liaison
avec
être
bascules
aux
26
sont
la
de
nombre
d'interruption.
suivante
170
un
nombre
mémoire
la
316
et
de
rendues
registres
dans
retour
compte
au
les
restaurées
avec
nombre
égal
programme
306,
au
le
les
peuvent
de
de
seront
branchement
Lorsque
emmagasinées
de
de
la
enclenchant
en
exécuter
sont
de
d'instructions
reçues
240
qui
se
produite.
qui
contenu
branchement
316
et
contrôle,
1)
bascules
relatives
ET 3 3 8 ,
du
bascules
circuit
trois
avec
de
retour
par
signal
sont
fait
ce
de
Le
contrôle.
l'exécution
contenu
les
de
supérieur
de
d'une
le
nombre
Ces
d'instructions
branchement
de
312
306,
que
qui
de
On p e u t
retour
retour
316,
194
ligne
ce
par
appliquée
contrôle
ET
d'instructions
d'instructions
pas
de
la
le
316.
et
réception
nombre
est
circuit
circuit
sur
compter
conque
le
bascule
bascule
transfert
liaison
312
ultérieures.
bascules
Le
précède
qui
avec
306,
de
le
306
retour
fournit
la
l'intermédiaire
par
de
génération
26.
branchement
lors
2)
la
la
l'intermédiaire
par
à un
336
de
150.
ligne
de
bascule
ligne
signal
3 permet
bascules
la
sortie
à interdire
au
Figure
la
restaurée,
destiné
dernière
(Figure
le
que
restauration
de
la
232
ainsi
médiaire
306
de
également
terruption
330, provoque
à cette
l'intermédiaire
reçoit
ET
de
signal
appliqué
332.
ligne
circuit
donc
être
s'est
de
utilisés
nouveau
50
registres 46,
Le c h a r g e m e n t d e s
par le p r o g r a m m e .
54 n ' a f f e c t e
pas le f o n c t i o n n e m e n t d u
et
circuit
240,
qui
chement
avec
-iaison
cution
du
En
résumé,
par
l'une
10,
au
le
des
du
dans
gasinées
bits
d'état
dans
les
du
24
ainsi
bascules
l'unité
est
mode
obtenu,
mise
en
mémoire
Lors
de
la
réception
de
mode
du
doit
d'interruption
se
trouvait
mémoire
être
liaison
46,
12
de
la
cours
Lors
de
l'exécution
et
si
enclenchée,
bascules
54
306,
(Figure
formations
liaison.
le
la
240
circuit
312
1)
et
316
dans
concernant
ce
peut
de
la
un
232
le
ces
du
de
des
dans
de
Figure
d'inter-
branchement
2 est
l'enclenchement
été
instructions
de
des
registres
chargées
la
peuvent
registres
les
il
d'interruption.
programme
la
re-
lesquels
emmagasinées
1,
contenu
aux
plusieurs
ou
d'indiquer
ont
2 est
que
dans
demande
sont
provoque
afin
résultat
transféré
d'instructions
lesquels
les
la
Figure
bascule
de
registres
Figure
10
l'exécution
de
au
liaison,
54
50,
la
été
dans
contenues
principale
de
l'exécution
Ce
jusqu'à
ait
réception
se
des instructions
de
processeur
utilisés
ruption.
avec
données
de
registres
la
du
les
lorsqu'on
d'interruption,
232
170
1).
registres.
demande
enclenchée
bascules
avant
les
Lorsque
50,
aux
ces
et
exécuter
pendant
des
les
et
emmagasinés
même
contenu
emma-
(Figure
pouvoir
ou
externe,
pages
170
exécutant
d'interruption
processeur
sauvegardés
sauvegardé.
de
d'une
du
et
être
contenu
reste
aux
liaison
le
en
Elle
gistres
de
avec
au
logique
sont
d'interruption
enclenchée.
registre
l'exé-
informations
d'interruption
exemple,
par
et
124
souhaitable
54
et
les
relatives
et
branchement
être
bascule
122
120,
qu'il
50
bran-
transmise
est
d'interruption
que
162
d'interruption,
46,
de
pendant
associées
arithmétique
registre
le
contrôle
d'interruption
périphériques
le
programme
liaison
de
registre
de
dans
trouve
retour
demande
bascules
instructions
de
de
de
donné
d'instructions
signal
les
dans
nombre
demande
unités
du
le
d'interruption.
lorsqu'une
moyen
chargés
et
programme
contenu
Etant
compte
les
branchement
46,
inavec
instruction
Lorsqu'une
par
le
316
(Figure
50
décodeur
54
et
3)
déterminer
Figure
Le
de
nombre
de
registres
n'est
de
retour
d'instructions
de
branchement
de
dans
emmagasinées
tion
de
veau
être
L'une
la
des
du
n'ont
3,
qui
remplis.
été
vante
provoque
terruption
170
processeur
10
au
point
pas
duite.
Lorsque
cutés,
les
Il
utilisés
mémoire
recharger
Ces
de
fois
Une
le
du
dans
dans
Le
où
programme
les
programmes
50
de
ce
qui
précède
avec
la
présente
des
contenu
se
trouve
lorsque
le
et
de
la
présente
peuvent
être
branchement
avec
liaison.
de
312
mise
de
chargement
ces
l'enclenchement
de
316
et
50
46,
312
306,
la
54
qui
316
ont
et
et
du
registre
d'in-
dans
les
trouvaient
se
le
alors
reprend
d'interruption
ont
54
sont
de
avant
traiteproété
exé-
chargés.
nouveau
registres
de
liaison
permettent
de
mettre
les
auxiliaires
mode
du
registres
s'est
lorsque
d'interruption
sort
initialisés
Les
de
contenu
invention
registres
54.
l'interruption
processeur
nou-
sui-
que
le
de
peuvent
50
données
et
récep-
contrôle
registres
dans
la
avant
de
10
processeur
initialement
46,
ou
et
les
lesquels
nombre
au
retour
bascules
les
sont
qui
d'ins-
registres
de
chargement
de
nombre
12
bascules
l'instruction
et
instructions
306,
les
que
bran-
nombre
provoquer
des
ceux
de
le
données
les
de
bascules
46,
le
processeur
des
au
46,
donc
unités
externe
registres
registres
ressort
les
que
effet
pour
indiquent
du
égal
et
branchement
Lorsque
importantes
des
de
trois
registres
fait
54
et
principale
les
le
contenu
l'interruption.
ment
est
mémoire
dans
50
contrôle.
contrôle,
dans
restaurées,
de
d'interruption
restauration
Figure
sont
demande
réside
mémoire
la
la
de
caractéristiques
derniers
ou
de
chargées
invention
en
retour
contrôle,
46,
312
liaison
permet
d'instructions
d'instructions
tructions
240
de
supérieur
pas
de
registres
retour
engendrée
306,
d'instructions
et
nombre
est
bascules
circuit
quelconque
le
contrôle
les
1,
des
ceux
chargés.
que
liaison
avec
de
retour
liaison
le
tant
remplis
la
nombre
un
avec
de
indiquent
sont
qui
d'exécuter
chement
18
de
du
mode
pour
circuits
du
puis
en
le
de
les
d'interruption.
des
opérations
dispositif
de
permettent
d'instructions
de
retour
le
mode
contrôle
et
un
le
de
appel
anticipé
l'exécution
dans
de
12
le
exécutée,
qui
se
autorisée
d'une
24
et
désigne
de
la
précédemment
été
autorisation
d'interruption.
reçue
par
la
bascule
2.
Le
décodeur
Figure
d'autorisation
et
reçue
de
demande
de
la
d'interruption
d'interruption
pendant
l'exécution
l'instruction
l'instruction
dans
24
d'instruction
dresse
de
de
la
trouve
mémoire
dans
N+l
N.
de
Le
la
Si
le
processeur
et
la
sortie
de
la
service
de
l'horloge
du
dispositif.
est
valeur
entrées
bascule
la
212,
Le
emmagasiné
signal
à
Figure
de
la
la
2
d'a-
l'adresse
d'appeler
du
sortie
ruption
comme
la
le
registre
train
celui-ci
externe
212
en
la
est
de
appliqué
est
lorsque
d'interruption
être
l'on
d'attente,
reçoit
1 engendre
à
12.
a
une
214
mis
principale
l'état
N est
a été
que
l'exécution
d'interruption
doit
d'autorisation
été
a
d'interruption
Figure
bascule
appelle
d'évènements
d'interruption
qui
De
N+3.
pendant
demande
La
N
l'instruction
l'instruction
que
18
lieu
a
demande
qu'une
ou
on
d'interruption
interruption
N,
de
chronologique
demande
mémoire
N+2.
N+1,
l'instruction
suite
à
type
à la
l'instruction
l'exécution
désignera
du
l'instruction
l'instruction
après
le
pendant
analogue
fois
se
l'instruction
appelle
Une
On
représente
exemple,
être
peut
lorsqu'une
instruction
on
24
qu'une
cesdit
qui illus-
processeur
Par
N,
1.
5 représente
produit
d'un
Figure
et
N+2,
fois
temps
4 qui
Figure
normal
l'exécution
registre
Figure
la
qui
registre
l'instruction
La
la
de
retour
invention.
présente
l'instruction
de
pendant
le
la
instructions.
mémoire,
une
principale
N+1,
à
des
diagrammes
de
fonctionnement
des
la
de
d'interruption.
des
d'abord
tout
cycle
même,
7 sont
à
dans
trouve
se
instruction
commander
nombre
d'instructions
et
processeur
seule
pour
fonctionnement
reportera
N+1
Une
registre
4 à
Figures
le
le
entre
liaison
avec
lorsque
nécessaire
est
différence
branchement
d'interruption,
registres
trent
de
de
contrôle
Les
la
déterminer
10
circuit
demande
provoque
signal
dans
la
de
se
ET
216,
d'interla
mise
demande
bascule
214
en
le
sous
contrôle
1 pendant
Figure
la
l'indique
truction
est
N+1.
Le
et
ne
bascule
mémoire
demande
la
de
la
12
bits
emmagasinés
le
contenu
du
sont
D'autre
deux
qui
l'instruction
le
Pendant
elle
et
122
de
est
appel
de
la
relief
en
le
cycle
à
qui
124,
de
même
pages
et
le
l'instruction
170.
dite
instruction
afférent
cycle
la
d'interruption
une
la
logique
et
l'adresse
registre
à
cet
met
est
du
de
pendant
part,
de
caractéristique
une
120,
du
réception
aux
instruction
première
la
relatives
N+2
fin
N+2,
l'appel
162
le
dans
la
transmise
arithmétique
les bascules
24,
à
cycle
est
dont
D'autre
bascules
alors
l'intervention
du
après
invention
l'unité
de
emmagasinés
de
constitue
qui
l'ins-
de
d'interruption,
cycles
ce
comme
est
24
commencer
programme
la
demande
N+l
Au d é b u t
de
de
registre
raison
en
2.
afin
dans
non-opération.
du
rapidité.
registre
part,
la
bascule
jour
et,
de
d'interruption
L'instruction
présente
des
contenu
dans
d'interruption
du
d'état
sont
valide
lieu
de
la
et
les
de
l'instruction
d'interruption
programme
exécutée.
est
se
Si
l'instruction
reportera
donnant
fin
N+l
d'adresse
de
d'une
instruction
branchement
instructions
sont
deux
ou
de
24
de
branchement
l'exécution
mise
cycles
cycle
en
de
ne
toute
mémoire
puisque
ou
ou
6 et
Figures
le
du
contenu
mis
à
jour
l'exécution
jusqu'à
donnant
pas
à
lieu
instruction.
références
données
exige
Les
données
d'appel de
deux
à
l'interruption
N+1,
autre
7.
branchement
être
doit
l'instruction
d'un
retardée
ensuite
de
à branchement,
d'instruction
de
aux
instruction
une
lieu
l'exécution
étant
exigent
est
effectivement
registre
simultanément
à présent
On
Une
à
demande
la
22
début
au
apparaître
de
d'interruption,
N+2,
la
peut
demande
moins
l'efficacité
N+3,
processeur
Figure
instruction
importante
N+2,
du
226.
la
de
produisant
cycle
avoir
principale
première
que
5,
mise
peut
de
l'oscillateur
signal
la
234
l'adresse
de
emmagasiné
mais
N+l
cycle
sortie
chaque
d'interruption
exécutée,
se
la
Figure
engendré
valide
la
de
à
la
mémoire
nécessaires.
instruction
d'appel
de
un
premier
cycle-
mémoire
pour
appeler
les
mémoire
pour
appeler
l'instruction
exécutée
l'appel
des
données
sont
inscrites
pendant
la
d'inscrire
instruction
l'appel
exécutée.
mémoire
Ceci
locale
pendant
fois
ceci
de
la
l'instruction
les
que
que
place
Les
chacune
étapes,
Ceci
être
est
effectué
appelée.
de
données
devant
de
cycles
provoque
être
lecture
obtenir
les
en
données
s'effectue
l'appel
d'instruction.
les
données
obtenues
effectué,
locale
deux
est
pour
décrit,
doivent
suivante
deux
être
anticipation.
données.
mémoire
en
réalisation
en
suivante
de
est
mémoire
de
mise
prennent
désirées
que
4 bits
cycle-
devant
puisqu'elles
de
afin
suivante
par
locale
l'instruction
que
d'abord
mémoire
deuxième
un
de
fait
se
d'abord
appelées
dans
et
l'exemple
instructions
permettant
Une
dans
puisque,
données
sont
dans
emmagasinées
la
Une
à partir
mémoire
principale.
Si
la
bascule
d'autorisation
2 est
Figure
enclenchée
produit
pendant
mémoire
de
de
la
indiquée
instruction
cycle
Il
ressort
offre
du
route
les
la
outre
6 et
Figures
à
référence
la
où
se
la
traitée
est
7,
première
exécutée
est
d'interruption
pendant
Elle
permet
de
du
d'autre
d'une
à-la
demande
disposition
programme
sauvegarder
part
aux
la
première
de
pages
en
restaurer
mise
étaient
processeur
le
en
toutes
sauvegarder
qui
celle-
attente
d'interruption
du
ins-
si
la
permet
était
l'accès
2 à 4 cycles
lieu
a
d'interruption.
et
lequel
d'interruption
processeur
afférentes
réception
remettre
le
dans
de
invention
présente
si
traitement
rapide
demande
la
invention
présente
d'interruption
de
La
la
que
l'obtention
de
programme
génération
l'exécution
en
les
précède
fins
aux
informations
les
la
la
d'interruption
d'interruption
extrêmement
dispositif
arrêté.
avant
de
qui
autorisée.
est
demande
sur
demande
précède
qui
programme
ce
d'un
la
après
ou
de
mémoire
truction
ci
du
une
de
N+4.
un
à la
cycle
données, la
façon
le
le
si
et
212
d'interruption
présentes
externe
à la
L'invention
contenu
de
fin
et
de
permet
toutes
La
présente
et
le
invention
Les
ruption.
vue
le
que
à des
liaison
déterminent
de
la
de
contrôle
instruction
de
dans
retour
à la
commander
liaison
avec
fois
de
les
le
de
le
mode
d'inter-
initialisés
branchement
avec
matériels
d'instructions
d'instructions
est
de
Une
d'interruption.
contrôle
chargement
mode
être
nombre
celui
et
le
circuits
Les
entre
dans
peuvent
d'instructions
différence
branchement
retour
liaison
sous-programmes.
le
existants
liaison
fonctionne
de
registres
logique.
d'effectuer
de
registres
processeur
et
arithmétique
aussi
permet
des
transfert
du
l'unité
de
rechargement
pendant
en
d'état
bascules
les
nécessaire
unique
pour
de
liaison
et
un
qui
précède
et
représenté
registres
registre
d'interruption.
Bien
sur
les
vention
dessins
il
toutes
utiles,
vention.
décrit
les
appliquées
celle-ci,
ter
ait
l'on
que
est
pour
ce
essentielles
caractéristiques
à un
évident
modifications
sans
dans
autant
mode
que
de
de
réalisation
l'homme
forme
sortir
du
ou
l'art
de
détail
de
peut
qu'il
ladite
l'inde
préféré
de
cadre
de
y
apporjuge
in-
1.-
exécutant
Dispositif
dans
programme
un
des
opérations
de
sytème
comportant
une
mémoire
données
des
instructions,
nant
et
opérations
déterminées
programme,
des
demandes
circuits
fonctionne
des
instructions
est
extraite
l'instruction
cuter.
Ce
ce
en
registre
de
l'instruction
d'adresse
lequel
bascule
tions
mandes
un
et
de
duites
à
présentes
dans
à exéest
interruptions
de
l'adresse
contenant
d'un
l'objet
anticipé
appel
à exécuter;
mémoire
ainsi
couplé
au
registre
mémoire
la
qu'à
de
et
dans
l'instruction
faisant
à recevoir
à emmaga-
à la
autoriser
reçues
et
le
processeur
la
du
processeur;
dans
le
les
sont
lequel
intro-
informations
d'autres
lorsqu'une
de-
d'adresse
registre
programme
première
instruc-
des
par
à interdire
dans
du
de
ou
éventuellement
l'exécution
sortie
commandée
et
contenue
et
à
de
programme
des
d'instruction
d'interruption
l'adresse
nécessaires
le
dans
couplée
d'interruption
d'instruction
l'exécution
comprend:
mémoire
dit
donnée
d'interruption;
manière
registre
anticipé
instruction
une
destinée
bascule
à la
d'appel
pendant
fait
bascule
seconde
une
dit
les
anticipé;
appel
demande
une
mode
l'adresse
trouve
d'un
le
qu'il
d'adresse
première
siner
processeur.Ledit
d'exécution
d'instruction
se
l'objet
une
le
d'instructions
suite
registre
un
par
reçues
précède
qui
d'un
traiter
lequel
d'adresse
un
une
la
qui
instructions
de
mémoire
dispositif
caractérisé
dans
la
de
les
effectuer
permettant
dans
dans
des
fonction-
processeur
pour
les
par
d'interruption
système
un
données
d'emmagasiner
d'instructions
cycles
par
de
traitement
permettant
de
d'interruption
et
qui
une
sont
demande
est
d'interruption
des
seconde
le
dits
moyens
accepté
d'interruption
bascules
l'instruction
pendant
le
prise
compte
d'une
en
couplés
moyens
permettant,
donnant
truction
de
en
aux
jusqu'à
première
d'accès
le
exécutant
programme
selon
le
l'adresse
l'unité
des
opération
fin
registre
des
restaurent
d'instruction
le
par
des
d'interruption
terruption
a été
de
reprendre
l'état
les
l'exécution
de
pages
moyens
de
le
contenu
afin
ainsi
processeur
de
qu'il
acceptée
contient,
concernant
d'état
processeur
à
la
de
avait
de
du
de
caracté-
données
a été
d'interruption
transmettant
au
dans
du
Des
d'interruption
processeur
d'état
demande
informations
opérations
l'opé-
d'adresse
registre
logique
processeur.
en
de
précédente,
informations
lorsqu'une
les
moyens
d'interruption
concernant
le
des
et
à la
d'accès
d'interruption
opérations
informations
par
bascules
l'exécution
de
et
acceptée
des
instruction
seconde
et
arithmétique
mémoire,
ins-
et
revendication
fournie
d'instruction,
ladite
ladite
fonctionnement
la
des
la
que
de
et
mémoire.
Dispositf
ce
à une
réponse
en
seur
la
branchement
que
aux
en
de
ce
couplés
ration
en
la
bascules
fonctionnement
exécutée;
jusqu'à
outre
appel
dans
le
été
d'interruption
en
seconde
opération
ait
mémoire,d'interdire
que
à une
d'interruption
moyens
risé
à
consécutif
et
suivante,d'interdire
permettant,
2.-
de
d'un
l'objet
d'interruption
première
réponse
branchement
des
demande
l'adresse
de
faire
cycle
dans
chargement
à branchement,résultant
lieu
moyens
le
et
première
bascule;
première
des
devant
premier
aux
couplés
d'instruction
suivante
anticipé
processeur;
d'interdire
afin
d'adresse
registre
le
par
fin
façon
au
restauration
du
de
l'adresse
et
pages
registre
l'exécution
à restaurer
où
moment
permettre
programme
au
au
le
l'inproces-
point
où
3.-
il
a été
interrompu.
selon
DispositLf
térisé .,
ce
d'une
de
la
première
en
vue
de
revendication
les
que
l'application
d'adresse
la
carac-
moyens
d'interruption
provoquent
adresse
d'interruption
au
mémoire
dans
d'accéder
afin
instruction
du
utilisation
son
précédente
à
mémoire
d'interruption
programme
le
durant
la
registre
du
suivant
cycle
processeur.
4.-
selon
Dispositif
térisé
en
tivation
ce
de
alors
mettre
le
que
exécutant
dans
programme
un
des
d'acdu
l'horloge
été
a
trouvait
se
opérations
de
sytème
une
mémoire
données
des
instructions,
et
dans
déterminées
programme,
des
demandes
circuits
des
instructions
est
extraite
Ce
qui
en
registre
de
l'instruction
suite
registre
lequel
se
ce
processeur.Ledit
le
dit
mode
d'appel
anticipé
donnée
instruction
une
pendant
l'exécution
le
dans
d'exécution
programme
des
de
à exéest
interruptions
comprend:
d'instruction
fait
d'instruction
les
le
précède
d'adresse
d'un
par
l'objet
d'instructions
trouve
instructions
reçues
qu'il
qui
les
effectuer
traiter
lequel
d'adresse
un
d'adresse
la
fonction-
de
mémoire
dispositif
caractérisé
une
la
de
l'instruction
cuter.
dans
des
permettant
dans
fonctionne
données
processeur
pour
les
par
d'interruption
système
un
de
d'emmagasiner
permettant
de
d'interruption
traitement
d'instructions
cycles
par
opérations
un
carac-
moyens
d'interruption
processeur
comportant
dans
3,
d'attente.
Dispositif
nant
des
service
en
demande
2 ou
1 ou
outre
en
comporte
lorsqu'une
acceptée,
5.-
qu'il
revendication
permettant
processeur
l'état
la
de
l'adresse
de
d'un
anticipé
appel
à exécuter;
mémoire
ainsi
l'adresse
contenant
qu'à
couplé
la
au
registre
mémoire
l'instruction
et
dans
faisant
d'un
l'objet
des
dits
moyens
le
registre
l'adresse
de
l'instruction
d'un
l'objet
consécutif
à une
le
processeur;
un
registre
sont
le
de
contenu
à la
fin
afin
de
de
ce
au
façon
à permettre
du
moyens
un
ensemble
le
contenu
des
de
des
au
de
ces
de
l'exécution
ces
registres
étant
de
liaison
de
de
contrôle
retour
par
cours
opérations
d'interruption
lorsque
comportent
des
de
Dispositif
selon
térisé
en
ce
opérations
qu'il
la
en
processeur
sauvegarder
et
pour
restaurer
de
l'exécution
au
programme
de
l'exécution
intercomme
liaison
des
opérations
avec
précédente,
outre:
pro-
utilisés
adresses
ces
à
reliés
lorsqu'une
branchement
revendication
comporte
le
ailleurs
de
l'exé-
permettre
du
des
contenant
au
fin
de
interrompu;
pour
pour
reprendre
registres
a été
mémoire
de
cesseur
il
par
qu'il
acceptée
reprendre
à la
d'interruption
processeur
d'interruption,
de
acceptée,
registres
au
restauration
en
est
processeur,
l'état
programme,
et
programme
le
par
a été
utilisés
registres
d'autres
lorsqu'une
dans
où
et
d'un
sont
du
opérations
point
par
registre
transmis
processeur
registres
ces
opérations
rompu,
au
d'interruption
contenu
étant
sauvegarde
de
le
l'interruption
l'exécution
de
demande
le
de
dans
processeur
programme
des
lors
où
moment
lequel
acceptée
registre
le
dans
processeur
est
l'exécution
avait
cution
le
cycle
acceptée
à l'exécution
dans
restaurer
premier
éventuellement
et
d'interruption
le
de
faire
devant
pendant
contenue
nécessaires
présentes
demande
suivante
d'interruption
d'instruction
charge-
d'instruction
d'interruption
l'adresse
informations
qui
demande
dit
introduites
d'adresse
d'adresse
anticipé
appel
le
interdisant
d'interruption
dans
ment
6.-
anticipé;
appel
liaison.
carac-
des
de
moyens
séquentiellement
chaque
tructior
branchement
liaison
de
dej
opérations
séquentiellement
tions
la
chement
de
retour
liaison
de
nombre
de
de
moyens
comptage
au
des
de
opérations
le
une
adresse
été
après
les
en
mémoire,
les
toutes
pour
permettant
liaison
ces
avec
de
moyens
de
instruction
une
de
informations
de
registres
par
que
les
et
restauration
de
activés
étant
restauration
l'adresse
sauvegardée
bascules
aux
de
signal
recharger
l'information
contrôle
un
signal
ce
de
également
aient
bran-
d'instructions
contenant
connectés
processeur
sauvegardées,
de
de
représentant
liaison
commande
délivrant
restaurer
commande
opéra-
déterminer
de
cours
au
de
à sauvegarder,
liaison
des
de
registres
des
cours
ainsi
différence
cette
instruction
au
au
restaurées
et
nombre
exécutées
contrôle
d'interruption,
le
et
exécutée
d'instructions
nombre
ins-
qu'une
est
qu'une
permettant
le
entre
avec
fois
exécutée
est
d'interruption,
différence
fois
d'interruption
chaque
contrôle
de
retour
avec
bascules
des
par
enclenchées
cours
7.-
constituées
comptage
de
bascules
retour
comptage
restaurées.
la
selon
Dispositif
revendication
caractérisé
5,
en
ce
que:
des
de
moyens
constituées
comptage
enclenchées
séquentiellement
chaque
truction
branchement
liaison
cours
de
des
de
chaque
contrôle
d'interruption,
différence
ment
retour
avec
de
d'interruption
opérations
séquentiellement
retour
fois
le
liaison
nombre
et
contrôle
le
ainsi
au
de
fois
est
et
au
différence
bascules
ins-
qu'une
exécutée
instruction
cours
des
déterminer
de
d'instructions
cours
au
restaurées
d'instructions
nombre
exécutées
cette
qu'une
exécutée
est
permettant
entre
d'interruption,
avec
des
par
des
de
opérations
la
branchede
opérations
représentant
le
nombre
de
de
liaison
des
à
au
ce
de
8.-
térisé
en
moyens
un
ensemble
lors
le
de
des
de
de
de
contenu
de
opérations
rompu,
d'un
est
acceptée,
à
la
d'interruption
de
de
contrôle
des
de
cours
d'interruption
lorsque
comportent
des
de
des
de
opérations
constituées
fois
chaque
branchement
liaison
lement
d'interruption
chaque
fois
contrôle
est
ruption,
permettant
entre
nombre
le
qu'une
exécutée
des
par
au
ainsi
est
et
d'instructions
sauvegarder
l'exécution
restaurer
au
adresses
inter-
de
l'exécution
ces
pro-
utilisés
comme
liaison
des
opérations
par
la
avec
enclenchées
au
restaurées
cours
de
des
séquentielde
retour
opérations
déterminer
liaison;
deuxième
instruction
exécutée
de
processeur
de
instruction
de
à
reliés
pour
bascules
des
carac-
programme
qu'une
cours
3,
et
branchement
commandés
comptage
séquentiellement
opérations
bascules
permettre
du
opérations
avec
de
lorsqu'une
ailleurs
par
contenant
au
fin
pour
étant
liaison
pour
mémoire
en
registres
de
le
par
programme,
registres
et
2 ou
utilisés
ces
bascule
1 ou
restauration
l'exécution
moyens
les
de
reprendre
retour
toutes
et
registres
avec
moyens
outre:
de
cesseur
ces
en
registres
ces
liaison
comporte
d'interruption
contenu
que
revendication
registres
ces
de
restaurées.
sauvegarde
l'exécution
demande
le
qu'il
ce
des
la
permettant
mémoire,
en
pour
informations
restauration
après
été
selon
les
et
les registres
activés
aient
Dispositif
de
signal
de
restauration
l'adresse
sauvergardée
étant
comptage
adresse
une
bascules
aux
de
signal
recharger
l'information
commande
un
processeur
sauvegardées,
également
contenant
connectés
commande
délivrant
restaurer
liaison
sauvegarder,
de
moyens
comptage
de
de
registres
la
de
d'inter-
différence
branchement
avec
liaison
le
et
de
nombre d'instructions
contrôle
exécutées
ruption,
cette
registre
de
cours
au
différence
liaison
des
d'inter-
opérations
le
représentant
contenant
nombre
de
liaison
de
adresse
une
de
retour
à sauvegarder,
des
de
moyens
comptage
délivrant
deuxième
bascule et
restaurer
au
ce
de
de
aient
9.-
été
que
par
toutes
et
les
permettant
de
registres
mémoire,
liaison
ces
instruction
une
les
pour
informations
restauration
en
à la
bascules
avec
moyens
de
de
de
retour
comptage
restaurées.
selon
précédentes,
de
les
activés
après
Dispositif
tement
de
de
d'interruption
l'adresse
signal
bascules
restauration
registre
sauvergardée
étant
contrôle
au
aux
de
signal
recharger
l'information
commande
un
processeur
sauvegardées,
également
connectés
commande
l'une
quelconque
caractérisé
données
est
un
en
ce
que
des
le
revendications
système
microprocesseur.
de
trai-